シミュレーションと解析 | Altium Designer

バックドリルで解決 - PCB上の信号歪みを減らす方法 1 min Thought Leadership 年月を経るにつれて、エンジニアはプリント基板のバックドリル設計において、高速デジタル信号の整合性を歪ませる可能性のあるノイズに対処するためのいくつかのアプローチを開発してきました。そして、私たちの設計が新たな境界を押し広げるにつれて、新しい課題に対処するための技術の複雑さも増しています。今日、デジタル設計システムの速度はGHzに達しており、これは過去よりも顕著な課題を生み出しています。エッジレートがピコ秒単位である場合、任意のインピーダンスの不連続性、インダクタンスの乱れ、または寄生容量は、信号の整合性と品質に悪影響を及ぼす可能性があります。信号の乱れを引き起こすさまざまな原因がありますが、特に見過ごされがちな一つの原因はビアです。PCB信号の歪みを減らす方法についての詳細は、以下をお読みください。シンプルなビアの中の隠れた危険高密度インターコネクト（HDI）、多層カウントプリント基板、厚いバックプレーン/ミッドプレーンでは、ビア信号がジッターの増加、減衰、および高いビットエラーレート（BER）に苦しむことがあり、これにより受信側でデータが誤って解釈される可能性があります。たとえばバックプレーンとドーターカードを例に取りましょう。インピーダンスの不連続に関しては、回路基板において焦点はしばしばそれらとマザーボードとの間のコネクタにあります。通常、これらのコネクタはインピーダンスの面で非常によくマッチしているものの、実際の不連続の原因はPCBデザインのビアです。データレートが増加するにつれて、スルーホール（PTH）ビア構造によって導入される歪みの量も、通常、関連するデータレートの増加よりも指数関数的に高い割合で増加します。例えば、6.25 Gb/sのデータレートでのPTHビアの歪み効果は、3.125 Gb/sでのそれの2倍以上になることがよくあります。最後に接続された層を超えて底部と上部に不要なスタブが存在することで、ビアは低インピーダンスの不連続として現れます。エンジニアがこれらのビアの余分な容量を克服する一つの方法は、その長さを最小限に抑えてそのインピーダンスを減らすことです。ここでバックドリリングが登場します。長いビアスタブの信号歪み [1] バックドリリングでバックアップするバックドリリングは、ビアスタブを取り除くことでチャネル信号の整合性を最小限に抑えるために、広く受け入れられているシンプルで効果的な方法として使用されてきました。この技術は、従来の数値制御（NC）ドリル装置を使用する制御深度ドリリングとして知られています。そして、この技術はバックプレーンのような厚い基板だけでなく、あらゆるタイプの回路基板に適用できます。バックドリリングプロセスには、不要な導電性スタブを取り除くために、元のビア穴を作成するために使用されたドリルビットよりもわずかに大きな直径のドリルビットを使用することが含まれます。このビットは通常、プライマリドリルサイズよりも8ミル大きいですが、多くのメーカーはより厳しい仕様を満たすことができます。バックドリリング手順が近くのビアによってトレースやプレーンをドリルスルーしないように、トレースとプレーンのクリアランスが十分に大きい必要があることを覚えておく必要があります。トレースやプレーンをドリルスルーするのを避けるためには、10ミルのクリアランスが推奨されます。一般的に、バックドリリングによるビアスタブ長の減少は多くの利点をもたらします。これには以下が含まれます：決定論的ジッターを桁違いに減少させ、BERを低下させる。インピーダンスマッチングの改善による信号減衰の減少。スタブ端とチャネル帯域幅アンプからのEMI/EMC放射の減少。共振モードの励起とビア間クロストークの減少。連続積層よりも製造コストを低減しつつ、設計およびレイアウトへの影響を最小限に抑える。

エンジニア向けPCB設計ガイドパート2 - PCBの計画立案 1 min Blog PCBデザイナーとして、1枚または複数のプリント基板の開発計画を立てることは、大変な仕事になり得ます。プロジェクトの開発に使用される他のソフトウェアツールがたくさんあります。チーム内の人材の進捗を追跡するために使用できるツールから、プロジェクトを実現するために内部および外部のリソースが使用するソフトウェアツールまで。高速コンポーネント、はんだマスク、コンポーネントの配置はどうでしょうか？電子製品の中心であるプリント基板を実現するために必要なドキュメントを賢くまとめるために使用されるツールほど重要なものはありませんでした。次のプロジェクトを簡単にするために、設計ツールで何を探す必要がありますか？PCB計画ガイドについて読み進めてください。 PCBデザイン：集中させるか、させないかプロジェクトを完了させ、設計目標を達成することを確実にするためのPCBレイアウトおよびプランナーツールがたくさんあります。複数のツールセットを使用する際の難しさは、プロジェクトに取り組むすべての人々の間で一貫したコラボレーションのためにこれらのツールを相互に通信させることにあります。 Altium Designer ^®は、コンセプト開発からシミュレーション、信号整合性分析までを一つの環境で提供します。ボードのスタックアップを賢く計画し、電力分配ネットワーク(PDN)の電力整合性の問題を分析する能力を提供します。サプライヤーからのリアルタイムデータを使用して、部品表の生成を効率化します。Altium Designerは、シンプルから複雑なマルチボードプロジェクトまでを生み出す強力なツールスイートを組み合わせています。信号整合性 Altium Designerを使用すると、スキーマティックまたはPCBエディターからPCBレイアウトデザインの信号整合性(SI)パフォーマンスを分析し、事前定義されたテストに対するネットスクリーニング結果を評価し、選択されたネットに対して反射とクロストーク分析を実行し、波形を表示および操作できます。 Altium Designerには、プレレイアウトとポストレイアウトのSI分析機能が含まれています。信号整合性アナライザーは、シミュレーションの入力として洗練された伝送線計算とI/Oバッファマクロモデル情報を使用します。高速反射およびクロストークシミュレーターモデルに基づいて、信号整合性アナライザーは業界で実証されたアルゴリズムを使用して正確なシミュレーションを生成します。最終的なPCBレイアウトおよびルーティングに先立ち、ソーススキーマティックから予備的なインピーダンスおよび反射シミュレーションを実行できます。これにより、PCBレイアウトにコミットする前に、ネットインピーダンスの不一致などの潜在的な信号整合性の問題に対処できます。全インピーダンス、信号反射、クロストーク分析は、最終的なボード（または部分的にルーティングされたボード）に対して実行でき、設計の実世界での性能をチェックできます。信号完全性スクリーニングは、Altium Designerの設計ルールシステムに組み込まれており、通常のPCB設計ルールチェック（DRC）プロセスの一部として信号完全性違反をチェックできます。信号完全性の問題が見つかった場合、Altium Designerはさまざまな終端オプションの効果を示し、設計を変更する前に最適な解決策を見つけることができます。 PCBアーキテクチャ Altium Designerを使用すると、迅速かつ正確にボード製造業者が必要とするドキュメントを作成できる強力なツールセットが提供されます。すべては、PCBコンポーネントの配置の特性を定義することから始まります。 PCBレイアウト計画

エンジニアのためのPCB設計ガイド：パート2 — 計画立案 1 min Guide Books

エンジニア向けPCB設計ガイドパート2 - 計画エンジニア向けPCB設計ガイドシリーズは、初心者/学生や電子工学の専門家を対象としたガイドとして機能します。エンジニアのビジョンからPCBを生産するまでの方法、段階、および実践の説明を提示します。概念から完全に組み立てられたPCBの納品に至るまで、この文書は基本的な設計段階を通じてあなたを導き、組織のニーズに合わせて調整できる実証済みの業界実践を提供します。さらに、これらのトピックをより深く探求するための有用なリンクが提供されています。イントロダクション 1枚または複数のPCBの開発を計画することは、大変な作業になることがあります。プロジェクトの開発に使用される他のソフトウェアツールがたくさんあります。チーム内の人的リソースの進捗を追跡するために使用できるツールから、プロジェクトを実現するために内部および外部リソースが使用するソフトウェアツールまで。このエンジニア向けPCB設計ガイドパート2 - 計画は、電子製品の中心を生み出すために必要な文書をまとめるために使用されるツールよりも重要なプリント基板について理解するのに役立ちます。ツール — 中央集権的なツールを使用するプロジェクトを完了させ、設計目標を達成するためには、多くのツールが利用可能です。複数のツールセットを使用する際の難しさは、プロジェクトに取り組む全員の間での連携を実現するためにこれらのツールを互いに通信させることにあります。Altium Designer®は、コンセプトの開発からシミュレーション、信号整合性分析まで、一体型の環境を提供します。ボードのスタックアップアーキテクチャを知的に計画し、電力分配ネットワーク（PDN）の電力整合性問題を分析・モデル化する能力を提供します。サプライヤーからのリアルタイムデータを使用することで、部品表の生成が効率化されます。Altium Designerは、シンプルから複雑なマルチボードプロジェクトを生成する強力なツールスイートを組み合わせています。信号整合性 Altium Designerを使用すると、スキーマティックまたはPCBエディターからPCBの信号整合性（SI）パフォーマンスを分析し、事前定義されたテストに対するネットスクリーニング結果を評価し、選択されたネット上での反射とクロストーク分析を実行し、波形を表示および操作することができます。 Altium

技術者向けPCB設計ガイド: 第1部チーム 1 min Guide Books はじめにどのような人がPCBの設計プロセスとエンジニアリングに関与しているのでしょうか？当然、PCBを作成するすべてのタスクをたった1人が負っているわけではありません。構想を実現するために活用し、管理しなければならない工学的、科学的規制が数多く存在します。プロジェクト技術者としての最初のタスクは、チームを理解することです。技術者向けPCB設計ガイド（第1部）：チームこの技術者向けPCB設計ガイド（第1部）は、初心者/学生、電子工学専門技術者に向けたPCB設計の無料ハンドブックシリーズの第1弾です。このシリーズでは、技術者の構想からプリント回路基板（PCB）を製造するための方法、段階、および慣行について理解することができます。PCBの構想から完全に実装されたPCBの納入まで、特定の要求に合わせて調整可能な実証済みの業界慣行に沿って、オンラインのPCB設計ソフトウェアを用いた基本設計の段階について説明します。チーム以下のようなメンバーでスタッフを構成することが可能です（図1を参照）。図1：基本的なPCB設計チームの組織。設計技術者設計者であるあなたはPCBエンジニアとして主導権を握り、このPCBの実現に際してタスクの実行と以下に示したPCB設計チームの管理とのバランスを取るのです。さらに、最終製品についても責任を負います。最終的な承認を行う立場であり、その責任は自分にあります。製品設計サイクルが成功するかどうかは、製品開発を完了するために使用できる数多くの無料PCBエンジニアリングソフトウェアツールと共に、社内外のリソースを効果的に管理する能力にかかっています。 ERP/MRPシステム企業資源計画（ERP）と資材所要量計画（MRP）がすべての始まりです。最初の構想から最終製品まで、ERP/MRPシステムは、プロセスの設計・開発と計画において重要な役割を果たします。製品の設計・開発のためにチームが使用するソフトウェアツールのほとんどは、MRP PCB材料システムと直接連動します。Altium Designerブックには、open database connectivity（ODBC）接続を使用して、ERP/MRPシステムに直接、リンクできるサプライヤーリンクシステムがあります。会社の部品データベースへのリンクと共に、このリンクを外部のサプライリソースで利用できるようにすると、すべてのデータをサプライチェーンにシームレスに統合できます。 PCB設計者 CID+ このチームメンバーは、設計とPCBレイアウトのプロセスのあらゆる側面に精通している必要があります。実際、場合によっては、完成した回路図と部品表を渡すだけで、PCB設計者がプロセス全体の管理を含む残りの作業を代わりに行ってくれます。これにより、自由に他のプロジェクト関連タスクに集中することができます。PCB設計者は、電子回路の電気特性と、PCBの製造と実装に必要なドキュメントの適用・作成方法について理解しています。さらに、設計者は、PCB実装に関連するプロセスだけでなく、PCB製造に関連する材料科学に精通している必要があります。

最終ステップ：オンライン設計ルールチェック 1 min Whitepapers PCB設計者は、ボードレイアウトに関する一連の物理的要件と仕様から始めます。コンポーネント間のクリアランスや他のプリミティブ、電気的接続の確立、トレースやビアのサイズ要件など、PCBを設計する際に従わなければならない要件はいくつかあります。ボードの複雑さが増すにつれて、この検証を手動で行うことはほぼ不可能になりました。幸いなことに、作業を大幅に容易にするPCB設計ソフトウェアツールがあります。プリント基板 PCB設計プロセスの最終ステップは、設計の物理的検証です。物理的特性 — コンポーネントのクリアランス、ボード端近くの間隔など — は、設計を製造業者に渡す前に検証されなければなりません。この重要なステップをスキップすると、組み立てることができないボードが生じ、歩留まりが低下する可能性があります...どちらもコストがかかります。イントロダクション物理検証を実行する最も一般的な方法は、設計ルールチェック（DRC）を使用することです。DRCは、設計作業に先立って設定された一連の設計ルールを検証します。ソフトウェアは設計全体、またはその一部をスキャンし、設計ルールが違反されていないかをチェックします。完了すると、ツールは違反がないことを報告するか、ルールに違反した領域を修正のために特定します。プロセスの自動化これらのルールチェックを手動で管理するのは非常に困難です。それだけでなく、人間を巻き込むことは常にエラーの可能性をもたらします。Altium Designer内には、自動設計ルールチェッカーがあります。このツールにより、ユーザーはプロセスを自動化できます。ルールの全セットから特定のカテゴリのルールまでです。図1 - PCBルールおよび制約エディター内でルールを定義できます（Altium Designer内）図2 - ルールチェックが完了すると、レポートが生成されます

高速設計プロセスにおけるシグナルインテグリティの採用 1 min Whitepapers TTLや新しいロジックファミリーのスイッチング速度がMbpsやGbpsのデータレートでデータを処理できるほど速くなった今、高速設計技術はほぼすべてのPCB設計者にとって不可欠です。デジタル信号の立ち上がり時間が速くなるにつれて、設計者はインターコネクトを短くするか、信号完全性の問題を防ぐための重要な設計戦略を考案するかのどちらかをしなければなりません。今日のエンジニアは、高速PCB設計プロセスでの信号完全性シミュレーションと分析のための完全なツールセットが必要です。今、高速回路基板のための強力なルーティングとレイアウトツールと一緒に、最も強力な信号完全性機能にアクセスできます。高速PCB設計に最適なPCB設計アプリケーション、Altium Designerをお試しください。 ALTIUM DESIGNER 信号完全性ツールと高度な高速PCB設計機能を統合した統一されたPCB設計パッケージ。高速PCB設計には、電気エンジニアが取り組むことができる最も難しいタスクのいくつかが含まれます。一般的な誤解は、高速PCB設計はシステムクロック周波数の機能であるというものです。むしろ、高速は信号の立ち上がり時間によって決まります。長さと立ち上がり時間の関係が、PCBスタックアップ設計でのインピーダンス制御が必要かどうか、およびトレース幅を指定する必要があるかどうかを決定します。さらに、信号間のタイミングは、ボード全体でデータが同期されることを保証するために重要です。過去には、エンジニアはスプレッドシートで全てを追跡することによって、タイミングと長さの調整に対処しなければなりませんでした。これにより、ネットごとに各個別の長さセグメント、ビアの深さ、抵抗の長さ、ピンの長さを追跡することができました。それぞれのネットについてすべてを合計し、必要に応じて信号長を追加した後、グループ内のすべてのネットの長さを均等にすることができました。これは、長さのマッチングと高速設計全般において、煩雑で時間がかかる古い方法です。 Altium Designerは、高速PCB設計専用に構築されており、高度な製品をフルスケールの製造に導くお手伝いをします。複雑な高速システムは、複数の設計ルールに準拠する必要があり、Altium Designerは成功裏に設計ルールを作成し、準拠を保証するために必要なツールを提供します。ここでは、Altium Designerが高速PCB設計を容易にする方法と、高速回路基板で注意すべき点について説明します。ソースと2つの受信機の間の長いネット上の高速信号。高速PCB設計における一般的な信号整合性の問題設計者は、高速PCB設計において多くの信号整合性の問題に直面しています。高速PCB設計で最も一般的な信号整合性の問題は次のとおりです：クロストーク反射とインピーダンス制御平行ネット間のスキューピンパッケージ遅延これらの問題は、方程式や公式で予測するのが難しい場合がありますが、強力な信号整合性シミュレーターで分析することができます。適切なレイアウトツールを使用することで、高速信号パスが重要な設計制約を侵害しないようにすることができます。最後に、統合フィールドソルバーを備えた設計ソフトウェアは、高速信号の歪みを防ぐためにトレースが一貫したインピーダンスを持つことを保証します。高速PCB信号整合性は、PCBスタックアップから始まります

DC Analysis of a PDN: Essentials for the Digital Designer

デジタル設計者に不可欠なPDNのDC解析 1 min Whitepapers はじめに電源供給ネットワーク(PDN)のDC解析は、通常「IRドロップ」、「DCパワーインテグリティ」、「PI-DC」と呼ばれますが、以下の基本的な問題について、デジタル(またはアナログ)設計者が解説します。各負荷に十分な電圧を供給するため、ソースと負荷の間に十分な銅箔を配置しているか？電源、GND領域が十分か？ビアの数、またビアの大きさは十分か？ PDN shape(領域)をうまく最適化できるか？デザインのどの部分が最も過熱しやすいか？ GND shapeに何かを接続したか？多くのデジタル設計者は、精密なシグナルインテグリティ解析の必要性や、PDNのAC関連要素(例えば、デカップリングコンデンサーがいくつ必要か)を理解することの重要性は認識していますが、DCのPDN(PI-DC)解析にはほとんど目を向けません。しかしながら、PI-DC解析は、設計の品質の基本的理解を可能にし、高価な設計の基板面積やレイヤーを節約してコスト効率の高いデジタル設計を実現できるので、やはり重要です。PI-DC解析が答えられる基本的な問題は、比較的単純です。例えば、「各負荷に十分な電圧を供給するため、ソースと負荷の間に十分な金属(この場合はほぼ例外なく銅)を配置しているか？」といったものです。しかしながら、今日の小型化された統合設計の世界では、この問題に正確に答えることで、成功と失敗の違い示すことができます。つい最近まで、デジタル設計はデスクトップPCと大型サーバーなど、ラージフォームファクターによって左右されていました。それらの設計では、金属レイヤー全体を電源供給専用にして、電源と負荷の間の電圧降下を最小限に抑えることができました。電力供給に十分過ぎる領域が割り当てられた場合、保守的な経験則を使用した見積りでは、領域の大きさはあまり問題にはなりませんでした。デジタル設計者は、電源供給shapeを最適化して、その領域とレイヤーを最小化することについてほとんど考えることなく、DC電源の供給が「十分」であることのみ確認していました。そのような時代は終わりました。サーバーの設計ですら非常に高密度になり、基板面積は、過度に保守的な設計慣習によって無駄使いできない貴重な要素になっています。電源供給用の金属が全て「不可欠」である現在、レイヤーを追加したり基板サイズを大きくする余裕はありません。PI-DC解析は、電源供給金属が十分であるだけでなく、必要であることを確認する非常に高度な機能です。(※続きはPDFをダウンロードしてください) 今すぐAltium Designerの拡張機能である PDN Analyzer