Mobile menu
シミュレーション
ホーム シミュレーション

シミュレーションと解析

シミュレーションと解析は、回路図ではプリレイアウト、完成した物理設計ではポストレイアウトで実行できます。Altium Designer には、SPICEシミュレータ、反射やクロストークのシミュレータ、サードパーティのフィールドソルバとの統合など、両方の領域で成功するためのリソースが含まれています。シミュレーションツールの使用や設計における電気的挙動の解析については、ライブラリのリソースをご覧ください。

Altium DesignerのSPICEシミュレーション How to: Simulation and Analysis Circuit Simulation Documentation
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
各種の高周波伝送ラインの長所と短所 各種の高周波伝送ラインの長所と短所 1 min Thought Leadership デートというのは面倒なものです。私は、相手かまわずデートしたり、とにかく早くデートしようとする試みに失敗した後で、オンラインのデートを試すことにしました。年齢の合う魅力的な女性を見つけ、デートの準備をしましたが、約束の場所に到着したとき、騙されていたことに気付きました。相手は写真とはまったく違う人だったのです。言うまでもなく、デートは失敗しました。それ以来、機会に飛びつく前に、デートとオンラインの出会い系サイトについてもう少し詳しく調査することにしました。オンラインのデートサイトとその所有者の複雑さついて詳しく調査したくなるかもしれませんが、その時間はほどほどにして、私たちにとって最も重要な相手であるPCBにも時間を振り分けるようにしましょう。近い将来において設計者に特に重要になると思われるのは、高周波伝送線路（TL）です。従来は、伝送線路の複雑な問題は、最新の回路を設計する人々に任せておけば十分でした。しかし現在では、ごく普通のエンジニアも、高周波アプリケーション用の基板を設計するようになっています。高周波アプリケーションは ますます一般的に なりつつあり、この傾向はますます強まるでしょう。私はデートについては詳しくありませんが、最も一般的な3つのTLである、マイクロストリップ、ストリップライン、共平面形線路（CPW）の基礎と応用について解説しましょう。 マイクロストリップ マイクロストリップ は最も基本的なTLで、言うなればありきたりの「夕暮れの浜辺を散歩しよう」というような提案です。この種のTLは一般に、基板の上に銅のストリップを1つ以上配置し、その下にGNDプレーンを設ける構造です。この方式は、オンラインデートのプロフィールのように非常に 製造が簡単 です。また、設計やモデルも簡単に行えます。デートの関係も、高周波電磁波伝送と同じくらい予測しやすければ問題はないのですが。 マイクロストリップの電磁（EM） 放射パターン から、電場のほとんどは基板に封じ込められることが分かります。同時に、わずかな部分がストリップの上へ放射されます。マイクロストリップのオープンな上部から放射される部分は、伝送における放射損失となります。 オンラインデートが一般的なのは、他の人たちと無線でつながることができるためです。マイクロストリップが一般的なのも同様の理由からで、このために パッチアンテナ に使用されます。比誘電率（Dk）が低く、比較的厚い基板と組み合わせると、優れたアンテナを実現できます。ただし、RF周波数帯からマイクロ波へ、さらにそれより短い波長へ移行すると、TLの有用性は減少します。マイクロストリップは、周波数が高くなるほど 基板のDk をエミュレートするようになり、損失が非常に大きくなります。 比較的低い周波数を使用し、面倒な問題なしに使用できる導体を希望する場合、マイクロストリップが理想的なTLです。 伝送線路といっても、このようなものは設計で使用できません。 ストリップライン 多くの出会い系サイトでは、過去に火事に遭ったので防護壁の影に隠れているような人々が見つかります。 記事を読む
パワーインテグリティーにまつわる5つの俗説 パワーインテグリティーにまつわる5つの俗説 1 min Thought Leadership ​ パワーインテグリティーは新しいものではありませんが、現在ますます注目が高まっており、今後も関係者の一番の関心事であり続けるでしょう。製品の高速化と小型化の傾向が継続するなか、もはや1 ミリも無駄なスペースはありません。設計はこの事実を踏まえて進める必要があるでしょう。業界に2 ～3 年以上従事されている方であれば、パワーインテグリティーに関する下記の俗説を耳にされたことがあるかもしれません。 銅箔を使え 皆さんは、「銅箔は使えば使うほどよい」と教えられたかもしれません。銅箔の流し込みを行うだけで、パワーインテグリティーに関連する問題は、すべてとは言いませんが、その大半が解決します。ただし、これに当てはまらない場合もあります。たとえば、熱に関係する問題は解決するものの、浮島や半島が残るといった他の問題を引き起こす場合です。無害に見えるものの、浮島や半島は特定の共振周波数を持っており、一定の状況下で障害を引き起こします。こうした障害はランダムに現れることもあるため、正確に特定して修復することは極めて困難です。これを呪いか何かのせいにする前に、銅箔の流し込みによって浮島や半島が発生していないかどうかを必ず確認しなければなりません。それを怠ると、設計を断念して、レイアウトをやり直すはめになります。 他に考慮すべきことはコストでしょう。これはエンジニアの頭にいつもあることではないかもしれません。銅箔は安価なものではありません。特に予算の制約がある今、やみくもに余計なプレーン層を追加するわけにはいきません。過大設計は高額になってしまいます。 IPC-2152は絶対に外さない これは皆さんが驚かれることかもしれません。確かにIPC-2152 は重要であり、許容範囲の温度上昇に対して配線幅を最小化するという手段で問題を回避する際の手引きとなります。ただし、そのためにIPC-2152 を適用すると、電力配電回路網に必要以上のスペースを割り当てざるを得なくなります。つまり、貴重な面積が占領され、設計のレイヤーが増えてしまいます。 IPC-2152 はいつでも使える優れたツールであり、効率的な電源供給の設計には有効ですが、むやみに適用すべきではありません。パワーインテグリティーツールとともにIPC-2152 をもっと慎重に使用すれば、電力配電回路網の面積を削減しながら、製造に向けて安全に設計を進めることができます。 ビアが多くなり過ぎることはない 精通している方であればお気づきかもしれませんが、IPC-2152 はビアとなるとあまり適切ではありません。配線幅と同様に、IPC-2152 はかなり保守的であり、基板には大きめのビアが必要以上に形成される可能性があります。銅箔に大きな穴が開いてしまっては問題でしょう。つまり、電流が使う面積が減るために電流密度が増加し、結果として温度が上昇します。それだけでなく、残りの設計に割り当てられるはずの面積が奪われ、特に最後の10% の基板の配線を完成させるのが困難で時間のかかる作業になってしまいます。他のIPC-2152 記事を読む
電源解析が効果的なPCB設計に不可欠な理由 電源解析が効果的なPCB設計に不可欠な理由 1 min Thought Leadership この焦げる臭いは何でしょう? 自分の試作でないことを願います。 以前、愚かにも木工をやってみようと決心したことがあります。ロッキングチェアのように、何か簡単なものから始めようと考えました。構造や静力学に関する限られた知識を使って、座った途端にばらばらに壊れる椅子を作るのに成功しました。使用したYouTubeのチュートリアルでは、座ると椅子が崩壊する部分には触れていませんでした。普通は、何か作ったら、物理的にテストする前にその道のエキスパートに見てもらうのが良いのでしょう。同じことがPCB設計にも言えます。たとえ優れた設計者であっても、電源のエキスパートであるとは限りません。アルティウムの電源解析ツール PDN Analyzer ご利用のパーソナルコンピュータに、電力のプロが持つ知識を全て提供してくれます。優れた電源解析プログラムでは、発火する試作にお金を使う前に、電流密度、温度の問題、電圧降下をチェックできます。 電流密度と温度 私は、ロッキングチェアを作るとき、支柱の幅を決めるのに、古い「じっと見る」方法を採用しました。そして、その方法では尻もちをつくことが判明しました。PCBのトレースを設計するときにも、同様の方法を採用できます。見て良さそうな幅を選択して配置すると、何がまずいのでしょう? 基板が焼けるかもしれません。電源プレーンがスイスチーズのように見えたり、ビアの負荷が大きすぎると、電流密度や温度が高くなります。電力消費が多い集積回路（IC）を使うと、PCBで発熱が増える場合があります。 電源プレーン: 製品を「過剰に設計」したいとは思いませんが、銅箔のことになると誰も気にかけません。問題が発生するのは、電源プレーンを追加しすぎた場合のみです。とは言っても、設計がますます小さくなる中、電源プレーンは、しばしばサイズが小さくなったり、奇妙な形に変わったります。電源プレーンが小さくなると、 過度の電流密度でボトルネック ができる場合があります。 ビア: ビアも重要です。 ビアの設計で EMIを減らすのに忙しすぎて、ビアが電流にどう関連するかを考えることができません。しかし、ビアは、PCB上に電流を充満させる場合があります。電流密度が高いと高温になり、時にはトレースを溶かすほど高温になることを思い出してください。 IC : 食べ過ぎると、普通の椅子でも重量制限を超える場合があります。新しいICは、多くの電流を消費し、公称トレースの限界を超える場合があります。最近の電子機器は、ますます高速のICを必要としており、より多くの電力を消費します。試作から煙が出始めるまで、どれほどの電流を取り込んでいるか考えないかもしれませんが。 記事を読む
高速PCB設計でシグナルインテグリティを維持するための差動ペア配線 高速PCB設計でシグナルインテグリティを維持するための差動ペア配線 1 min Thought Leadership 配線の状態が良好でない高速信号 私は過去に、お見合いをしたことがあります。ところが、見知らぬ相手の女性は遅刻の常習犯でした。時間通りにレストランに到着した私は20分ほど待った後に、約束をすっぽかされたのだと考えました。もう待つのはやめようと思ったとき、デートの相手が現れました。彼女の到着があと5分遅ければ、私たちが出会うことはなかったでしょう。高速PCBの設計でも、これと同じようなことが起こり得ます。それは、差動ペアが正しく配線されていない場合です。片方の信号が然るべき場所に到着しても、もう片方の信号が現れなければ万事休すです。デートをすっぽかされた信号の気持ちが傷つくことはないとはいえ、シグナルインテグリティーが低下したり、回路がまったく機能しなくなったりする問題が発生します。高速信号のための信頼できる橋渡し役として、双方が予定通り出会えるように配線を行う必要があります。 差動配線に関するヒントとテクニック その後も私たちはデートを重ねましたが、私は相手が時間を守れるようにするためにいくつかのトリックを使いました。相手を騙すことは道徳的に議論の余地があるでしょう。ただし、このトリックの対象が差動ペア信号であれば、時間厳守を徹底させることでシグナルインテグリティーを確保できます。下記のヒントを参考にして、タイミングを踏まえた差動ペア配線を行いましょう。 等長配線: 等長配線は差動ペア配線の最優先事項でしょう。片方の信号を放置したまま、もう片方だけで作業を進めるのは厳禁です。差動ペアの配線長が一致しないと、タイミング差によって相殺的干渉が発生し、シグナルインテグリティーが低下してしまいます。デートの相手の身長に対する好みが人によって違うのと同じように、配線長の不一致に対する耐性はそれぞれの回路によって異なります。設計を開始する前に、差動ペアを比較して、配線長の不一致に対するそれぞれの耐性を確認してください。 並行配線: 差動ペア配線では並行配線が最善策です。並行配線はEMIを解消するだけでなく、等長配線にも役立ちます。 電気的なクリアランスと沿面: 人間で言えば、今の恋人と昔の恋人に相当するように、それぞれ差動ペアはできるだけ近接させないことが肝心です。近接して配線した複数の差動ペアは、必ずマイナスの影響を及ぼし合います。十分な距離を保ことで、優勢度に関する衝突とEMIを最小限にすることができます。 差動ペアは、EMIの影響を受けやすいコンポーネントにも近接させてはなりません。この距離はクリアランスと沿面の両方で測定されるものです。回路の クリアランスと沿面の要件は、さまざまな方法を使って満たすことができます。 差動ペアをこのように配線しないこと 鋭角は厳禁: 差動ペアは方向を一切変えることなく、まっすぐに配線することが最善です。とはいえ、PCBのレイアウトがそれを許さないこともあるでしょう。女性のなかにはなめらかな体型の男性を好む人もいますが、差動ペアは「必ず」なめらかなカーブを好みます。カーブが鋭角になると、はるかに多くのEMIが発生するため、方向を変える場合は45度以内にすることが望ましいでしょう。EMIはカーブの内側と外側で発生し得るため、これを両方で考慮に入れることが重要です。 ビア: 一度に複数の恋人がいるのは、褒められたものではないでしょう。それと同じように、たくさんのビアを使うのも得策ではありません。ビアの配置は、シグナルインテグリティーの低下がわずかな場合にしか保証されません。ビアを使い過ぎるとシグナルインテグリティーが大幅に低下し、差動ペアで破壊的な反射が発生する恐れがあります。 PCBでビアを使わざるを得ない場合は、必ずスタブ長を短くするか、スタブのバックドリルを行ってください。ビアスタブは開口部のある伝送線路として機能するため、 信号反射が増加します。スタブ長によっては、信号が180度の角度で差動ペアに反射され、有効な反射が無効になることもあります。スタブのマイナスの影響を抑制するための一番の方法は、ブラインドビアまたはベリードビアを使用するか、ビアスタッズにバックドリルを行って、スタブ長を最小限にすることです。ただし、これらの方法はすべて製造コストを引き上げるため、予算が厳しい場合は距離を離した基板層でビアを接続するとよいでしょう。8層の基板では、1～7の接続に1～2の接続よりも短い未使用のスタブを使用します。 また、ビアが原因で発生する信号遅延量も一致させることが重要です。これについては、差動ペアの各伝送線路で同じ数のビアを使用するか、ビアが足りないほうの伝送線路に相応の蛇行配線を追加することで対処できます。誰もデートの邪魔者にはなりたくありません。すべてを均等に調和させるようにしてください。 記事を読む
混合信号システムにおけるEMIを適切なPCBグラウンド設計を使用して減少させる方法 適切なPCBグラウンディング設計で混合信号EMIを低減します 1 min Blog これらのPCBグラウンディング設計の実践を使用して、混合信号PCBレイアウトでEMIを防止するのに役立ててください。 記事を読む
わずか4つのステップで電源分配ネットワークを最適化する方法 わずか4つのステップで電源分配ネットワークを最適化する方法 1 min Thought Leadership 最近の設計者は、電源分配ネットワーク（PDN ）インテグリティという、従来考える必要のなかった問題に直面しています。私たちは皆、何十年もの間、シグナルインテグリティーの必要性を感じてきましたが、その間、パワーインテグリティーは、脇に置かれてきました。従来は、専用の電源プレーンを使用するスペースが多くありました（動作に必要なものをデザインに容易に含めることができました）。 しかし、設計の物理的な制限を押し広げ、より小さなフォームファクターに、より多くのコンポーネントを詰め込み続ける中、フォームファクターの縮小を続けながらPDN を最適化する方法が必要となっています。物理的な試作やシミュレーションのエキスパートに頼らないで、設計環境で直接、電源プレーンの形を最適化できれば、どうでしょう? PDN Analyzer powered by CST® は、Altium Designer ワークスペース内でPDN インテグリティーへの道を提供します。従来は非常に長く骨の折れた解析プロセスを、単一の設計環境で完了できる複数のステップに分割できるようになりました。リアルタイムで変更を行い、解析を再実行できます。 PDN Analyzer を使って、わずか 4 つのステップで簡単に PDN を最適化できる方法を説明します。 記事を読む
設計の問題を手遅れになる前に対処する方法 設計の問題を手遅れになる前に対処する方法 1 min Thought Leadership 製造後の問題に悩まされることがないように、PCBの品質テストを超えてどのような対策を講じていますか？その鍵は分析の自動化にあります。続きを読んでさらに詳しく学びましょう。 “ 現在製造中のボードでPDN Analyzer™を実行し、自分が犯したミスをすでに発見しました。ビアで覆われたフットプリントを持っていて、それらをブラインドビアにするのを忘れていました。その結果、パワープレーンが消費されてしまっていました。製造に入る前にこれらの問題を特定するのに非常に役立つツールであることが証明されています。” RFエンジニア - 政府契約業者 誰もが同じ悪夢を見ます。新しくリリースした製品が、高価なエラーのために現場での対応が必要になったり、何時間もかけて設計した製品がリコールされなければならなくなったりするニュースの悪い側で目覚めることです。 これらの状況は、会社全体に悪影響を及ぼす可能性があります。そして、消費者が声を上げるこの時代には、世界中の人々が見ることができるヘイトフィルドのハッシュタグを着地させるかもしれません。このシナリオを考えると、現場でのエラーの影響を軽減するために何かできることはあるのか、それともそれが運が味方しない時のエンジニアリングの性質なのかと疑問に思います。 現場での災害への伝統的な道 あなたはボードの加速寿命試験の最終結果を受け取ったばかりで、すべてが良好で生産の準備が整っているように見えます。この寿命試験プロセスの背後にある前提はかなり単純です - 生産に相当するプロトタイプが品質テストフェーズを通過すれば、信頼性の高いPCBを持つことになるはずですよね？間違いです。 実際には、PCBが現場でさまざまな条件と使用ケースの下で耐える長期間のストレスをテストすることは不可能です。今日私たちが設計する製品は、主に密度と速度によって駆動される増加したICの消費電力を持っています。そして、この増加した密度と速度のニーズを、電力需要の削減と組み合わせると、電力分配ネットワーク（）は、増加する電流速度でより低い電圧を供給する電圧レールの複雑な迷路になります。 この高電流密度の混合物を投げ合わせると、次のような状況に自分自身を見つけるかもしれません： ピンチポイントからのPCBの剥離と融合。 熱による銅の抵抗の増加が起こり、電圧の低下を引き起こす。 熱の影響により、ますます複雑な電力管理の課題が増加。 増加したボード密度と速度を低消費電力でナビゲートすることは容易な作業ではありません。では、保守的な経験則や限定的なプロトタイプシミュレーションに頼ることなく、ボードに十分な金属を提供したことを確認するためには、どうすればよいのでしょうか？ 生産前ではなく、生産後の変更を理解する 記事を読む