Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

PCB Design Solutions by Altium
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
すべてがアナログです すべてがアナログです 1 min Blog 「全部アナログだ！」と私は力説し、効果を出すためにしばしばテーブルを叩いた。部屋にいる私を知る人々は作業を続け、私を信じない人々は目を転がすことが見られたが、時々新入社員や学校を出たばかりの人が私の注意を引き、「デジタルはどうなの？」と尋ねることがあった。 時は1980年代半ば、私はコモドールビジネスシステムズでシニアデザインエンジニアとして働いており、それは私のミスが何百万もの製品に再現されることを意味していた。私は大学には行ったことがなく、ライセンスを持つテレビ修理技師としてキャリアをスタートさせ、ランクを上げていった。自分が独学だったと言うのは完全には正しくない。なぜなら、さまざまなエンジニアリング部門に入ると、私の周りの才能ある人々から学んだからだ。また、自分のミスであれ他人のミスであれ、ミスから学ぶことを心がけていた。 「ECL世代」の時代を飛ばして、「TTL世代」に移ると、デジタル的な意味合いで考える誘惑に駆られるようになりました。つまり、信号を「ハイ」または「ロー」と呼んだり、さらに短い言葉で「1」や「0」と呼ぶようになりました。簡単ですよね？もちろん、今ではSignal Integrity (SI)やPower Distribution Network (PDN)のような用語を知って使用していますが、当時は消費者向けや小規模産業機器のプロセッサーは比較的新しいものでした。 突然、デジタルは扱うがアナログは扱わないという新しい世代のエンジニアが現れました。私が後に知ることになるのは、彼らの多くがグラウンドループ、FCCの放射/感受性、電源設計、さらにはリセット回路まで自分たちの快適ゾーン外だと考えていたことでした。個人的には、仕事は全方位的であるべきだと考えており、私のチームに加わった適切に教育されたエンジニアに最初に教えたことは、チップの接合部温度をどのように計算するかでした。 例として、コモドールに着任した時、C116/C264/Plus4になる予定だったリセット回路の提案を見たところ、誰かがキャパシタを抵抗器に接続し、それを+5Vの電源からゲートの入力に繋いだ回路で構成されていました。私はこれでは絶対に機能しないと声を大にして主張しました。学校教育も受けていない長髪の若者が、そこで働き始めた最初の週にこれを言っている様子を想像してみてください。少なくとも、まだ仕事中に靴を脱ぎ始めていなかったです。 そこで、エンジニアが説明してくれました。彼は、ストレスが少ない環境へ移るところの退職予定のエンジニアでしたが、会社の創設者が新しいコンピュータに搭載できるチップの数を9個に制限していたとのこと。私は忍耐強く、それでも回路は機能しないと説明しました。コモドールの対応は、新しいコンピュータラインの責任者に私を任命し、問題を私のものにすることでした。私は専用のリセット回路として555タイマーチップを追加し、創設者は私を解雇しませんでした。結局のところ、私たちはそれがどんな数量でも、低くても高くても機能する必要がありました。 最新の怒りに話を進めると、私はCommodore C128の設計とハードウェアを担当しており、デュアルプロセッサシステム（デュアルグラフィックプロセッサーと合計144MBのDRAMを含む）を2層ボードに搭載し、それを数百万台もの量で動作させなければならなかったのです（そしてそれは1985年のことです）。問題の核心は、ほとんどの設計者が95％の場合や、ほとんどの電圧やチップの組み合わせで動作するものを作り出せるかもしれないが、200万回の2％の問題は、スキッドやスクラップの山になる機械が非常に多いということです。これらの数字は、チップのブランドやバリエーション、そして温度や電圧のあらゆる組み合わせに対する感度の問題を引き起こす可能性があります。 私は、聞く耳を持つ人に、彼らが「低い」と呼んでいたものは、ドライバーチップが最大で.4Vの出力を持つ可能性がある中で、チップによって見られる閾値電圧が.8Vであることを印象付けるために一生懸命働きました。これは、ノイズマージンに対してわずか.4Vしか残らないということです。私たちは、ORゲートが「よりノイズが多い」と冗談を言っていました。なぜなら、どちらの入力にも.4Vを超えるスパイクがあると、出力が無効になり始める可能性があるからです。 私たちが行っていたことの難しさをさらに増す事実は、消費者部門でマルチレイヤーボードを一度も、決して使用するとは思わなかったことです。それは、今日の基準では、私たちの電源トレースが単なる大きな信号トレースに過ぎなかったことを意味しており、電源と信号のトレースのインピーダンスは、レイアウトの運次第で大きく変わりました。 これは、悪い振る舞いを予測するための実用的なツールがなかった時代でした。その結果、私たちは振る舞いが悪いだろうと単に仮定していました。IC設計者でさえ、チップが回路図と一致しているかどうかを教えてくれるツールを持っておらず、チップを製造してテストすることでのみ、最終的な答えが得られました。システムについても同様で、何を持っているのかを見るためには、それを構築しなければなりませんでした。 新しい設計を始める際に私が持っていた二つの原則がありました。一つ目は、全ての電源とグラウンドをグリッド化することで、全てのチップは電源とグラウンドの両方に二つのパスを持つべきであり、これは理論上スタブが存在しないことを意味していました。二つ目は、実際には出発点であり、それは当時最も厄介な獣であったDRAMの配置と配線を行うことでした。全てのDRAMが正しく作られているわけではなく、全ての電源がその許容値を保持しているわけではない（DRAMはある面で電圧に敏感です）、そしてタイミングを生成するチップ自体に問題がありました。私たちの一つの優位点は、電源のPCBレイアウトがこれらの問題にも寄与しないようにしようとすることでした。 次に、マスタークロックを含むグラフィックチップを配置します。これはボード上で最も基本的な高周波数です。私たちは自動的にこの設計の部分を囲む小さなシールドを設計しました。私たちの罪が始まり、それらの罪を覆い隠す作業も始まりました。 終わった時、私たちは一般的に今日の基準では散らかった状態になっていました。そして再び、私たちのテストは数個や数千個を生産できるかどうかではなく、最低でも百万個が基準で、一般的には五百万個を超えていました。 高低に戻ると、当時の信号は鐘のように鳴ったり、途中で拾った反射やクロストークが半ダースも現れたりしました。基板上にはグラウンドやシールド、分離のためのスペースがこれ以上なく、スケジュール上でも「最初からやり直す」時間はもうありませんでした。これは、私たちが環境を理解し、適応する必要があることを意味していました。残念ながら、その時に私たちが行ったのは、正常に動作しているように見えるように「調整」することでした。DRAM制御信号の遷移など、重要な時期に落ち着く限り、アーティファクト（不具合）と共に生活しました。 記事を読む
EIPC: プリント基板技術専門家の欧州コミュニティ EIPC: プリント基板技術専門家の欧州コミュニティ 1 min Newsletters 6月中旬、非常にうれしいことに、私はオーストリアのレオーベンで開催されたEIPCカンファレンスに初めて参加してきました。EIPC（European Institute for the PCB Community）は、50年以上続く組織です。このグローバルな欧州エレクトロニクス業界を巻き込んだ活動を継続しながら、欧州エレクトロニクス業界およびサプライチェーンに貢献しています。この記事では、活気に満ちてダイナミックな組織の目的、活動の内容と範囲について、EIPCの技術ディレクターであるTarja Rapala氏に伺ったお話を紹介します。 TarjaTarpala氏 Judy Warner: EIPCの歴史や現在の目標、またどのような企業およびメンバーに対してサービスを提供しているか、などについてご説明ください。 Tarja Rapala: EIPCは、欧州のエレクトロニクス業界の専門家で構成されたプリント基板コミュニティのための欧州機関です。私たちは、会員の皆様にビジネスや技術に関する情報を交換する場を提供し、支援します。私たちの主要な目的の1つは、欧州の業界を世界規模で可視化し、また同時に欧州で起こっていることについてのニュースを広めることです。ドイツは、欧州のプリント基板業界において非常に強い立場にあります。ですから、ドイツで定期的に会合を開くようにしています。またドイツのFED協会と協力してドイツ語でワークショップも開催しています。さらに、欧州の他の地域でもワークショップを開催する計画を立てています。 EIPCは、WECC（World Electronic Circuits Council）に所属する独立組織で、ECWC（Electronic Circuit World 記事を読む
2019年の製造のための設計に関するトップ5のヒント 2019年の製造のための設計に関するトップ5のヒント 1 min Blog 最近、ある大手の電子業界ブログを閲覧していたところ、「製造のための設計」に関するトップ10の間違いについての記事を見つけました。面白くて斬新な内容かもしれないと思い、その記事を読みましたが、驚いたことに、それは10年前に読んだ記事のコピー＆ペーストであり、その記事自体もほぼ10年前の記事の焼き直しでした。古い記事を再加工して「新しい」コンテンツとしてラベリングするのは好きではありません。なぜなら、それは誤った経験則や、さらに悪いことに、無効な「業界のベストプラクティス」を作り出し、永続させる主な方法だからです。電子業界は非常に急速に変化するため、10年以上前に書かれたほとんどのコンテンツは今や時代遅れです。これらの記事で言及されているトップの間違いのいくつかを見て、それらに光を当て、そして今日の業界基準に関連する実際のトップのヒントをいくつか考えてみましょう。 トップの間違いの中のトップの間違い 鋭角を避ける 2019年後半になりましたが、私たちは最も安価で些細なプロトタイプのPCBでさえ、エッチングプロセスに問題があったとしても、任意の電気的欠陥がある基板を排除するためにフライングプローブチェックを受ける時代にいます。以前読んだ古い記事が私たちに避けるよう警告した最大の間違いは、鋭角でした。なぜなら、それらは酸の罠を作り出す可能性があるからです。トナー転写と自宅でのエッチングを使用している場合、これは真実かもしれませんが、現代の製造方法では、これは問題になりません。 フォトアクティベートされたレジスト層を持つボードに使用される光活性エッチング溶液は、ボードファブで非常に一般的です。これらのエッチャントは、鮮明なシャープな特徴を与え、エッチャントが溜まっても、十分な光を得られないため活性化しません。家庭でも非常に簡単に光活性レジスト層を使用することができます。現代のエッチングプロセスは、過去に比べて酸の罠のリスクを大幅に減少させます。 ビア・イン・パッドを避ける 一般的には、ビア・イン・パッドを間違いだと考えています。しかし、その記事では、熱的な理由からビア・イン・パッドを使用すべきだった例を挙げていました。多くの高電流デバイスは、メーカーがフットプリントに対して推奨するほど、ビア・イン・パッドを必要とします。それが、パッケージから効率よく熱を取り除く唯一の方法です。 その記事では、ビア・イン・パッドを使用すると、すべてのはんだが吸い取られてドライジョイントが残ると主張していました。これは100％真実です。確かに毛細管作用によりはんだが引き抜かれますが、ビアの両側をテント処理することでこれを完全に防ぐことができます。特定のケースでは、パッドにはんだマスクを全くしたくない場合、パッドと反対側のビアだけをテント処理することができます。これは、0.4mmまでのビアに対してかなり信頼性がありますが、まだ不安な場合は、ビアの反対側にシルクスクリーンを追加することもできます。これにより、ビアが完全にキャップされることが保証されます。 偶然にも、パッド上のビアだけに注意すべきではありません。テント処理されていないビアをパッドの非常に近くに配置すると、そのビアがパッドからはんだを吸い取る可能性もあります。 複数の工具サイズの使用を避ける 製造業者が非常に厳しい公差で作業する場合、ボード上に似ているが完全に同一ではない穴のサイズを多用すると、ボードのコストが増加する可能性があるという記事の主張でした。しかし、今日のドリリング技術を見ると、これは真実からはほど遠いです。産業用PCBドリルのツールマガジンには、人類が知る限りのほぼすべてのマイクロドリルサイズが含まれており、ツールの交換は信じられないほど迅速です。たとえ13.5milと14milの穴がそれぞれの正確なサイズのドリルビットで穿たれたとしても、PCBシートごとに追加で数秒しかかからないかもしれません。一般的に、ボード製造業者は、これらの穴を公差要件内、または図面で指定した公差内である限り、すべての穴を一つのサイズに丸めます。 PCBのスロットについても同様です。非常に小さいスロット（30-40mil）を使用しても、または20milエンドミルでスロットの角を大きな工具で四角くするための別のフライス加工ルートを指定しても、ペナルティを課されたPCB製造業者にはまだ出会っていません。 パッド上のシルクスクリーンを避ける 密に配線されたボードでは、あるコンポーネントのシルクスクリーンが別のコンポーネントのパッドに乗るのを避けることは不可能かもしれません。この正確な理由から、私のAltiumライブラリでは、ピン1の指示器シルクスクリーンドットと、可能な限りコンポーネントの下にシルクスクリーン機能を使用して、向きを簡単に判断できるようにしています。まだ、パッドからシルクスクリーンを自動的にクリーニングしてくれる、または少なくともそれを希望するかどうか尋ねてくれる予算のある、または高価なボードハウスには出会っていません。 もしパッドにシルクスクリーンがあるボードを受け取った場合、そのパッドでのはんだの濡れ広がりに大きな問題を引き起こし、それが悪い接合を引き起こす可能性があります。しかし、今日の製造業者では、私が経験したことのない問題です。 パッド間にはんだマスクを追加しない この「間違い」を見ると、ただただ頭を振るしかありません。どうしてボード上のパッド間にマスクを追加するのを忘れることができるのでしょうか？Altiumやほぼすべての設計ツールがこれを自動で処理してくれます。多くの細ピッチコンポーネントは、パッド間にはんだマスクを許容しないクリアランスギャップを持っています。それにもかかわらず、Altiumがパッド間に1/1000ミル幅のマスクを生成するのを見たことがあります。Altiumのデフォルトの設計ルールでも、パッド間のはんだマスクを指定するのに完璧に機能します。 パッド間のマスクが小さすぎる場合、良心的な基板製造業者は進行する前に知らせてくれますし、あまり気にしない基板製造業者はその機能を削除してそのまま進めます。 サイズが間違ったフットプリント 数年間、私は実際に購入可能な部品をスキーマティックキャプチャレベルで設計に配置できる大規模なオープンソースのデータベースライブラリを公開してきました。完全で正確な3Dモデルと、Altiumの3Dボードビューおよび3Dボディの衝突チェックを使用すると、部品が衝突する設計を完成させることは非常に難しくなります。Concord 記事を読む
RF PCBで位相同期ループICをレイアウトする方法 RF PCBで位相同期ループICをレイアウトする方法 1 min Thought Leadership 通信システム、無線システム、および周波数合成が必要なその他のRFデバイスの一部として、位相同期ループはPCB設計において重要な役割を果たします。高周波トランシーバーや高速デジタルデバイスには、安定した内部制御可能なクロック信号を提供する統合VCOレイアウトとともに、統合された位相同期ループが含まれています。しかし、一部のPLL ICは、パッケージ内に統合VCOレイアウトを含む、個別のICとして利用可能です。合計すると、PLLはRF PCB設計において、復調、位相ノイズの除去、周波数合成におけるクリーンな波形の提供など、いくつかの重要なタスクを可能にします。 PCB内の位相同期ループは、他のRF PCBと同様に、寄生効果の影響を受ける可能性があり、設計者は個別の位相同期ループを使用している場合、賢明なレイアウト選択を行うべきです。 位相同期ループの使用目的は何ですか？ 位相同期ループには、アナログ（RF）システムや、ボード全体で正確なクロックおよび信号同期が必要なシステムにおいて、いくつかの重要な機能があります。ここでは、位相同期ループの基本的な機能と、それらがRF PCBにおいて重要である理由をいくつか紹介します。 フェーズノイズの除去：フェーズロックループは、電圧制御発振器（VCO）によって提供される基準と同期することで、基準信号からフェーズノイズを除去するためにも使用できます。過去には、これらのタスクにいくつかの別々のコンポーネントを使用していましたが、現在のフェーズロックループはVCOのレイアウトをICに統合しています。 周波数合成：アナログまたはデジタルのフェーズロックループは、ある基準よりも高いまたは低い周波数での周波数合成にも使用できます。デジタル合成の観点からは、フェーズロックループを使用してデジタルパルスの繰り返し率を減少または増加させることができます。どちらの場合も、商用および実験用のフェーズロックループでGHzの10倍の振動/繰り返し率に達することができ、多くのRFアプリケーションをサポートできます。 FM信号の復調：フェーズロックループにFM信号が供給されると、VCOはその瞬時周波数を追跡します。ループフィルターステージ（下記参照）からの誤差電圧出力、つまりVCOを制御するものは、復調されたFM出力と等しくなります。 低速/低周波数では、特定のドライバーの位相ノイズは通常、それを補償するために位相同期ループを利用する必要がないほど低いです。主な原因は、PCBレイアウトレベルで修正できる他の問題によるものです。 位相同期ループの各コンポーネントの役割 位相同期ループは、アナログアプリケーションではVCOからの負のフィードバックを使用し、デジタルアプリケーションでは数値制御オシレータ（NCO）を使用します。アナログアプリケーションでは、VCOまたはNCOからの出力周波数は、それぞれ入力電圧またはデジタル入力に依存します。いずれの場合も、PLLからの出力は、参照入力信号との位相差に比例します。位相差（そして出力）が時間とともに変化しない場合、その二つの信号は同じ周波数でロックされます。 RFシステムでは、アナログVCOからの出力は入力電圧に依存するため、参照 クロック信号を変調するのに役立ちます。位相同期ループ内では、VCOはループフィルターを使用して特定の参照に効果的にロックします。アナログ位相同期ループでは、ループフィルターが所望の参照信号にロックするまでに時間がかかります（約100 nsに達します）。 ループフィルターからの出力は、位相同期ループ内でも特別な位置を占めます。VCOを使用して所望のキャリア信号にロックする場合、周波数または位相変調信号は通常、位相同期ループのロック時間よりもはるかに速い速度で変調されます。この場合、ループフィルターは、参照とVCO信号の瞬時位相差に比例するエラー信号を出力します。変調された参照信号がキャリアとして位相同期ループに入力されると、このエラー信号は実際に復調された信号です。 位相同期ループのブロック図 位相同期ループのためのPCBレイアウト 記事を読む
なぜ、そしてどのようにして次の設計でアルミニウムPCB基板を使用するか なぜ、そしてどのようにして次のスタックアップ設計にアルミニウムPCB基板を使用するか 1 min Thought Leadership アルミニウムは、ただのソーダ缶以上のものに使えます 30代になってからはあまりソーダを飲まなくなりましたが、コーラの缶を作る以外にもアルミニウムには多くの用途があることを知っています。その一つが、PCBのコアとしての熱管理のための材料としての使用です。アルミニウムは高い熱伝導率を持ち、他の受動的または能動的な冷却手段ではコンポーネントの温度を十分に低下させることができない場合に、PCB上のアクティブコンポーネントから熱を運び去るために使用することができます。 熱管理のためのアルミニウムPCBの使用 アクティブコンポーネントは大量の電力を消散させるため、CPUや大量のスイッチングトランジスタを持つ他のコンポーネントに冷却ファンを使用します。周囲温度が過度に高い場合、能動的な冷却手段は、基板の温度を周囲のレベルに近づけるためにのみ有効です。さらに、能動的な冷却で放散できる熱量には限界があります。これが、アクティブコンポーネントから熱を逃がすために追加の戦略が必要とされる場所です。 アルミニウムは、PCBのコアに使用できる代替材料の一つであり、一般に誤って「アルミニウムPCB」と呼ばれることがあります。PCBの金属コアとしてアルミニウムを使用することで、その高い熱伝導率のおかげで、アクティブコンポーネントから熱を容易に逃がすことができます。アルミニウムまたは他の金属をPCBのコアに使用することで、熱がボード全体により均一に分散されます。 これをFR4と比較すると、FR4はPCB基板用の 代替材料の中でも比較的熱伝導率が低い方です。PCB上のアクティブコンポーネントの近くにホットスポットが形成されることがあり、熱を逃がし、温度を安全なレベルに保つためにアクティブおよびパッシブの冷却手段が使用されます。アクティブコンポーネントから発生する熱は、熱ビアやランドを使用して、コンポーネント層から内部のグラウンドまたは電源プレーンに運ばれることもあります。 これを、PCB基板用の他の 代替材料と比較して、比較的熱伝導率が低いFR4と対比してください。 PCBのホットスポットはアクティブコンポーネントの近くに形成される可能性があるため、熱を放散して温度を安全なレベルに下げるために、アクティブおよびパッシブ冷却手段を使用します。 アクティブコンポーネントによって生成された熱は、熱ビアやランドを使用して、コンポーネント層から内部のグラウンドまたは電源プレーンに移動させることもできます。 アルミニウムPCBスタックアップ アルミニウムPCBを製造の観点から見ると奇妙な選択に思えるかもしれませんが、アルミニウムPCBで使用できるスタックアップは、FR4基板で使用できるスタックアップに似ています。以下の画像に示すスタックアップの例です： アルミニウムPCBの例示レイヤースタック アルミニウムPCBスタックアップは、以下の考慮事項で設計されるべきです： 表面層：これは標準の銅箔層です。一部のメーカーは、FR4で使用されるよりも重い銅（最大10オンス）の使用を推奨します。 誘電体層：内部の誘電体層は、プリプレグとして機能する任意の熱伝導性層です。これはポリマーや セラミック層であることができます。特に熱伝導率に対する電気伝導率の比率が高いセラミックを選択することで、熱管理を助けつつ十分な絶縁を提供します。誘電体層の典型的な厚さは0.05から0.2 mmです。 アルミニウム膜層：アルミニウム膜層は、望ましくないエッチングからアルミニウムコアを保護する保護的な役割を果たします。これは非常に薄い絶縁層であり、コアを通してドリルされた任意のビア（下記参照）にとって重要な役割を果たします。 記事を読む
PDNにおけるデカップリング、インダクタンス、および抵抗の役割 PDNにおけるデカップリング、インダクタ、および抵抗の役割 1 min Thought Leadership RFデカップリングキャパシタの役割とは何ですか？私のPCBにデカップリング回路が必要ですか？一部の設計者は、電力分配ネットワークを設計する際に、デカップリング、インダクタンス、および抵抗の役割を見落とすことがあります。 記事を読む
デジタルICにはどのサイズのデカップリングコンデンサを使用すべきですか？ デカップリングコンデンサの計算：デジタルICにはどのサイズを使用すべきですか？ 1 min Blog これらのデカップリングコンデンサは適切なサイズですか？ PCB設計ガイドライン、特に高速デジタル設計の「専門家」が繰り返し指摘することの一つに、適切なデカップリングコンデンサのサイズを見つける必要性があります。これは、これらのコンデンサがPDNで何をすることが期待されているのか、また電源の整合性を保証する上での彼らの役割を完全に理解せずに対処されることがあります。また、デジタル集積回路の電源ピンとグラウンドピンをブリッジするために、3つのコンデンサ（通常は1 nF、10 nF、100 nFなど）を配置するという数十年前のガイドラインをデフォルトとするアプリケーションノートも多く見かけます。過去には、これで十分だったかもしれません。高速デジタルコンポーネントで生じる電源の整合性の問題は、コア電圧に干渉するほど悪くなかったので、3つのコンデンサが行う仕事は十分でした。 今日の高速集積回路は、複数の出力を持ち、コア電圧が低い（1.0Vまで低い）ため、昔の遅いコンポーネントよりもはるかに厳しいノイズ制約を持っています。厳しいノイズ制約とは、より正確なデカップリングが必要であることを意味します。このため、今日の比較的強力なMCUやその他多くのデジタルコンポーネントを扱う設計者は、デカップリングキャップを適切にサイズする方法を知っておく必要があります。では、最良の方法は何でしょうか？一般的に、これを行う方法は2つあります。それぞれを見て、デカップリングキャパシタの値を計算する方法と、なぜ古い「3つのデカップリングキャパシタの神話」が現代の高速デジタル設計では関係ないのかを見てみましょう。 等価キャパシタモデルの理解 デジタル設計に必要なデカップリングキャパシタのサイズを決定する前に、キャパシタの基本的な回路モデルを理解する必要があります。キャパシタが理論通りに振る舞うと思いたいところですが、実際にはそうではありません。すべてのキャパシタには、そのインピーダンススペクトルを定義するリード上にある程度のインダクタンスがあり、これは実験的に直列RLCネットワークとしてモデル化されます： キャパシタをモデル化するための等価RLC回路 このモデルでは、ESRとESLはそれぞれ等価直列抵抗と等価直列インダクタンスです。Cの値は、コンポーネントのデータシートに記載されているキャパシタンスとして取ることができます。最後に、Rの値はキャパシタを形成する誘電体の導電率を考慮しています。これは、キャパシタが充電されて回路から取り外された後に発生する一時的な漏れ電流を考慮しています。この値は通常、無視できるほど大きいです。 このモデルでRを無視すると、値（ESR/(2*ESL)）は、回路の端に接続された負荷が0オームであると仮定した場合の等価回路の減衰定数です。これは、回路がフル充電/放電下で入力電圧の変化に対応するために必要な最小時間です。キャパシタのデータシートには減衰定数は記載されていませんが、代わりに下記のようなインピーダンススペクトルグラフを示しています。必要であれば、データシートのESLとESRの値を使用して減衰定数を計算することができます。 最後に、 すべての実際のキャパシタには自己共振周波数があり、任意の直列RLC回路の値と等しく、この場合は次のとおりです： 自己共振周波数は、インピーダンススペクトルグラフで確認できます。以下に、実際のAVXキャパシタの例を示します。 デカップリングキャパシタは実際に何をするのか？ これは、デジタル集積回路の電力整合性を保証するためにデカップリングキャパシタが必要な理由を理解するのに非常に役立つ素晴らしい質問です。全てのキャパシタは、直流電源に接続されたときに平衡状態で電荷を蓄えます。キャパシタ内の板は充電され、総電荷量はQ = CVに等しくなります。もしVが変動したり少し落ちたりすると、その電荷Qの一部が放出され、小さな電池のように負荷に供給されます。 デジタル回路に接続された実際のコンデンサーで生じる問題は、電圧降下が単一の周波数で発生しないことです。ソース電圧の時間依存の変動や回路への突然の電流バーストは、オシロスコープ上で鋭いエッジレートを持つスパイクのように見えることがよくあります。これは、その信号に関連するパワースペクトラムが一連の周波数にわたって広がり、自己共振と重なることを意味します。結果として、コンデンサーは応答して放電し、 電源バス上に一過性の振動を引き起こします。この電力が電源バス上のデジタルコンデンサICによってPDNに引き込まれる場合、電源バス上の一過性は電源ピンでのリンギングとして現れます。しかし、適切なデカップリングコンデンサのサイズと数が選択されれば、この変動は最小限に抑えることができます。これが、3つのコンデンサの持続的なガイドラインがある理由です。それは、安定した電力を確保しようとする際に、最も悪くない配置とサイズ付けです。 記事を読む