Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

PCB Design Solutions by Altium
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
PCB設計者のためのベンチマーキングの実践とプロセス PCB設計者のためのベンチマーキングの実践とプロセス 1 min Blog ベンチマーキングは、業界のリーダーと比較して企業のパフォーマンスを分析する企業全体のプロセスです。企業はこれを使用して、トップ製品のパフォーマンスをよりよく理解し、特定の技術や実践を改善または適応するための計画を立てることができます。ベンチマーキングは、単位当たりのコスト、単位当たりの生産性、単位当たりのサイクルタイムや単位当たりの欠陥など、パフォーマンスを測定するための一連の指標を使用します。これにより、新しいパフォーマンスの指標が生まれ、他者と比較されます。 ベンチマーキングのサブセットには「ティアダウン」が含まれます。多くの大学といくつかの企業が利益のためにこれを行っています。最も知られているのはPortelligent[1]です。David CareyはPortelligentの社長です(www.teardown.com)。テキサス州オースティンに拠点を置くこの会社は、ワイヤレス、モバイル、個人用エレクトロニクスに関するティアダウンレポートおよび関連業界研究を提供し、EETimes誌にティアダウン記事を執筆しています。図1に例が示されています。 ヒューレット・パッカードでは、ベンチマーキングは非常に重要な活動でした。すべての製品ラインが競合他社の製品に対してベンチマーキングを実施していました。計測器にとっては、複雑なコンピュータシステムよりもはるかに簡単でしたが、すべてのケースで詳細なプロセスは同じでした： ナレーション付きビデオ、高解像度カメラ、X線、顕微鏡によるすべてのベンチマーキング活動の文書化 業界標準を使用して、ベンチマーク広告のパフォーマンスを確認します。最大または最小のパフォーマンス指標を発見します 物理パラメータのベンチマーク：サイズ、エネルギー使用量、発熱量など。 電気パラメータのベンチマーク：電源、PCBの数、特殊な電気デバイスなど。 製品の分解をベンチマークし、D&B DFM/A指標を計算します 各PCBアセンブリをベンチマーク：はんだの種類、適合コーティング、ヒートシンク、部品数、異なる部品タイプ、ICテスト 各プリント基板をベンチマーク：サイズ、層、設計ルール、配線効率、特別機能-分散容量 各PCBからのカスタム集積回路をベンチマーク：シリコンタイプ、ゲート数、設計ルールなど。 すべてのベンチマーク指標、写真、ビデオ、および分析を、各HP組織からの多巻のレポートに収集します HPはベンチマークについて非常に謙虚でした。常により良いアイデア、または卓越したパフォーマンスを探し、学んだことを実践に移していました。ほとんどの場合、HPは他の競合他社のパフォーマンスを上回りましたが、競合他社がどれだけ近づいているかを知りたがっていました。 図1. Portelligent[1]によって実施された「飲み込み可能なリモートカメラ」のティアダウンベンチマーキング。 ベンチマーキングプロセス 作業定義は、「優れたパフォーマンスにつながる業界のベストプラクティスを探求すること」と言えます。ベンチマーキングは、企業のパフォーマンスとそれが世界で最も優れているものとどのように比較されるかを理解することに基づいて、構造的な方法で運営を変更し、優れたパフォーマンスを達成することを目指すプロセスです。成功には基本となるベンチマーキングの哲学的ステップは以下の通りです。 自社の運営を知る 記事を読む
一貫性のあるPCBデータライブラリを構築する方法 一貫性のあるPCBデータライブラリを構築する方法 1 min Newsletters Judy Warner: お話を始める前に、「ライブラリ」とは何か、またそのあらゆる領域で必ず必要となることについて明確にしていただけますか? Cherie Litson: 技術者の多くは、「ライブラリ」を、何らかの形のデータベースに関連付けられた、シンボルファイルやフットプリント（デカル、ランドパターンなど）ファイルとして定義します。データベースを用意する必要すらありません。適切な回路図のシンボルファイルやフットプリントファイル、それらを関連付ける手段（属性、パッケージライブラリなど）さえあればよいのです。自分でライブラリを定義するのであれば、これでうまくいきます。 これは単純なライブラリですね。出発点としては上々です。「企業用ライブラリ」の場合は、考慮すべきことが多々あります。この方法はどちらかというとシステムライブラリの設計に適しています。PCBライブラリは、多くの場合、仕入れ、DFM、製造、試験、機構、およびその他の部門やシステムとリンクしている必要があります。 私は、長年にわたって、ワシントン州ボセルのSonoSiteやケントのDCI、レドモンドのMicrosoftといった大手企業で、ライブラリシステムを構築する多くの機会に恵まれました。状況や企業に応じてさまざまなコンポーネントライブラリを作成していくうち、うまく機能することもあればしないこともあることがわかってきました。 いずれの場合でも、コンポーネントライブラリシステムの構築において最も困難な作業は、構築の賛同を得ること、そしてシステムを使用する必要がある全メンバーへのトレーニングの実施です。これらができなければ、どんなにすばらしいシステムも機能しません。 Warner: 設計者にとって、部品ライブラリおよびデータ管理における最大の問題は何ですか? Litson: ライブラリシステムの観点でいえば、矛盾のないプランを用意することです。どのようなタイプのデータベースを構築するか、つまり使用すべきデータベースはどのようなタイプか、です。1対1か?1対多か?多対多か? 独立したライブラリの場合、最大の問題はクライアントが持っていない新しい部品の作成です。あるいは、ライブラリが全く存在しない場合です。その場合はライブラリを構築する必要があり、多くの時間を要します。 最悪の部品タイプは、トランジスタパッケージです。製造業者は、標準的なサイズやピンの配置にこだわることを嫌がります。ですから、設計者は、似たようなパッケージがすでにある場合でも、結局新しいパッケージを作成しなくてはならないのです。 私が構築するライブラリの多くは、パッシブコンポーネントに関しては1対多のタイプです。アクティブコンポーネントおよびICは1対1になります。 2つ目の問題はフットポイントのコントロールです。次のような自問すべき多くの可変条件や問題があります。 · どのレイヤーに作成されますか? · 記事を読む
高速PCB設計 PCBシグナル：高速PCB設計の重要要素 2 min Blog 課題の理解 どれくらいが長すぎるのか？ インピーダンスのマッチング リターンエネルギーはどこで流れるのか？ 差動ペア ビアについては？ クロストーク 時間に合わせて踊る 基板 材料 レイヤー 可能なレイヤースタックアップ 課題の理解 この記事の目的は、高速設計の主要な要素を紹介し、それぞれの要素がAltium Designerでどのように取り組まれているかを議論することです。この記事は高速設計の完全な議論を提供しようとするものではありません。そのため、高度に経験豊富で学識深い設計者やエンジニアが、この主題に関して優れた参考文献や書籍を多数執筆しています。この記事の研究中に使用された著者や論文へのリンクについては、 参考文献 セクションを参照してください。 PCB設計が高速設計であるとは具体적にはどういうことでしょうか？確かにそれは物事が迅速に行われることに関係していますが、ボード上で使用されるクロックレートだけの話ではありません。デバイスが高速でエッジを切り替えるとき、つまり、信号がルートを伝わってターゲットピンに到達する前に遷移が完了するほど迅速に状態が切り替わるデバイスが含まれている場合、その設計は高速設計とされます。この状況では、信号がソースピンに反射され、元の信号データが劣化または破壊される可能性があります。高速エッジを持つ信号は、ルートから放射して隣接するルートにカップリングすることも、さらに放射して電磁干渉（EMI）となり、製品が強制的な放射基準を満たさなくなることもあります。 信号に高速のエッジがある場合、エネルギーがルーティングを通じて移動する方法が変わります。エッジレートがゆっくりと変化する回路では、エネルギーがパイプを通って水が流れるように、ルーティングを通じてエネルギーが流れると考えることができます。はい、水がパイプを押し通される際に摩擦によっていくらかのエネルギーが失われますが、基本的にはそのほとんどが他端に到達します。DCまたは低切替え周波数の回路では、ルートの抵抗を計算し、途中で失われるエネルギーの量が回路の性能に影響を与えないようにすることができます。 高速設計ではそれほど単純ではありません。なぜなら、配線された銅を通じて電子として流れるエネルギーだけでなく、高速で切り替わる信号では、そのエネルギーの一部が配線された銅の周りを電磁エネルギーとして移動するからです。これで、あなたはもはや電子のための銅の経路を設計しているのではなく、プリント基板に埋め込まれた一連の伝送路を設計しているのです。 記事を読む
PCBデータ管理とは PCBデータ管理とは？ 1 min Blog どんなPCBでも、優れた設計と製造にはデータ管理がつきものです。各PCBプロジェクトには、コンポーネントやフロントエンド回路図、物理レイアウト、製造ファイルに関する大量のデータが含まれています。お使いのPCB設計ソフトウェアには含まれていない他のドキュメントが必要となるかもしれません。不完全なデータや古いデータを使うと想定通りの設計ができなくなるため、設計者はこれらのデータをすべて追跡、管理する必要があります。 PCBデータ管理では、複数の領域にまたがる要件と設計情報を扱います。まず、最終製品がどのように動作するか、またその仕様と許容差、動作環境についての機能要件があります。さまざまな形式（データシートや、設計ツールライブラリにデジタル保存されたものなど）で各コンポーネントに関連付けられたデータもあります。さらに、PCB自体、その材料特性、物理的レイアウト、生産要件に関するデータもあります。設計は必ずしもゼロから始まるとは限りません。以前成功した設計の一部を再利用しなければならない場合もあります。 設計者は、以下の重要事項を考慮しなくてはなりません。 必要なデータはすべて揃っているか 設計データは正確で最新のものか 自分の知らないところで、誰かが変更を加えたか この記事では、こうした事項を確認するために役立つ情報と、最新のツールがプロの設計会社やOEMのデータ管理プロセスをどのように変えているかについてご紹介します。 PCBデータ管理とは？ PCBデータ管理は、プリント回路基板の設計、製造、実装に使われるデータの取得、保存、検証、使用法、分配、維持など、幅広い範囲にわたる作業を指します。PCB設計プロジェクトにおいてデータが作成、取得されるのは、以下のような場合です。 SOWやプロジェクト要件、デバイス要件を作成するとき フロントエンドエンジニアリングにおいて、予備設計が作成され、コンポーネントデータが収集されるとき 機械設計および電気設計をCADソフトウェアで作成する、物理設計の作業中 設計が製造に転送され、最終的な設計データが製造用に準備されるとき 設計プロセスの一部における、設計に関する決定は、筐体の形の変更などといったその他の要素にも影響を及ぼします。それによって、 PCBコンポーネントが中に収まらなくなることもあります。操作環境を変更すると、異なる周囲温度やより高い振動レベルに対応できるような設計を行う必要が出てきます。論理回路セクションの設計は、異なる許容差を持つ電力供給に適したものでなければならなくなるかもしれません。想定される変更点は莫大な量となります。いかなる変更も突き止めるられるデータ管理プロセスは必須です。 これらの問題は、PCBレベルであろうと機械設計であろうと、新製品に関する共同作業を行う場合に拡大します。たとえば、仕様が変更されたことや、物理的または電気的特性が異なる別のコンポーネントが設計に入れ込まれたことなどを、設計チームの全員がプロセス内で確実に把握する必要があります。すべてのデータで、変更や新しい情報が追跡され、それが設計チームの全員が見られる共有システムにコンパイルされると、すべてのプロジェクト関係者が表示およびアクセスできるようになります。 この概念についてもう少し詳しくご説明します。データ自体の管理について取り上げる前に、どんな情報を取得すべきか、またこの情報をどこでどのように取得するのかについて見ていきたいと思います。 PCB業界にしばらくいた方なら、PCB設計の一般的なプロセスについてはほとんどご存じでしょう。ほとんどのPCB設計では始めに同じか非常によく似た情報を使い、ソースは多くの場合同じものです。栄養豊かな地面に植えられたどんぐりが大きな木に成長するようなものです。また、最初の情報こそプロジェクト全体の成功に大きくかかわってきます。PCB設計の最初に使う情報が正確でなければ、その設計も正確なものにならない可能性が高くなります。この段階で注力すべきは、情報の量よりも質であるということをしっかりと覚えておきましょう。 データの作成と取得 データは、PCB設計チーム、製品メーカー、外部請負業者、最終顧客を含むすべてのプロジェクト関係者によって作成、編集されます。このようなデータには以下が含まれますが、必ずしもこれだけに限定されるわけではありません。 記事を読む
PDS設計：超低消費電力実装のために PDS超低消費電力実装のための設計 1 min Blog 低消費電力の実装において、製品は非常にまれに高電流オプションを持つことが特徴付けられ、小さいサイズで、電力管理に最適化され、バッテリーの持続時間が可能な限り長くなければならないという必要性があります。これらの基準に該当する製品には、スマートフォン、スマートウォッチ、遠隔監視デバイス、医療デバイスなどがありますが、これに限定されません。 PDS設計と電力管理に関しては、超低消費電力として特徴付けられるすべての製品に固有のいくつかの主要な要因があります：非常に小さいジオメトリで効率的なPDSを設計すること、電力消費を管理し、バッテリー寿命を節約すること。遠隔監視デバイスなどの製品実装では、リークによる電力ドレインの潜在的な原因としてキャパシタを排除するために適切なキャパシタを選択することも重要な要因です。この記事はこれらのダイナミクスに焦点を当てています。 まだ読んでいない場合は、 このブログはPDS設計の進化、それに関連する課題、電力が流れる場所、インダクタンスと抵抗が性能劣化に与える影響に焦点を当てており、電力供給システムを探求する良い出発点です。 こんなに小さい製品にこんなに多くの機能 スマートテクノロジーは、小型フォームファクタで実装され、私たちの日常生活において非常に普及しているため、それがなかった時代を想像することが難しくなっています。そして、これらのデバイス内に含まれる技術の進化と洗練度は、私たちが依存しているさまざまな製品機能を実装し、操作することがどれほど大変かという点において、私たちが軽視するほどに飛躍的に向上しました。 例えば、携帯電話を縦から横に回転させたときに画面が整列したままでいる技術は、かつて私たちがスーパーコンピュータと呼んでいたものです。そして、スマートフォンには多くの機能があります。いくつかのラジオ、1つ以上のカメラ、画面、内部のプロセッサ、そして電力を消費するメモリがあり、さまざまな電力ゾーンを管理することは課題となります。デバイスにある各電力レールにはPDSがあり、スマートフォンに15-20のPDSがあることは珍しくありません。 したがって、PCBデザイナーの主な仕事は、各電力レールのためにボード上に十分な領域を持つ方法と、始めるときにそれほど多くない平面を分割する十分な方法を見つけることになります。 たとえば、iPhone 10（iPhone X）には、非常に薄いPCBが2枚あります。一方は8層で、もう一方は10層です。両方のボードには両面にコンポーネントがあり、これら2枚のボードは電話の内部で互いに重なっています。複雑なICには、パッケージがまったくなく、すべてがバンプダイです。（バンプダイは、フリップチップや制御崩壊チップ接続（C4）としても知られています。これは、はんだバンプを使用してICを外部回路に接続する方法であり、非常に小さなエリアでICをボードに接続することを可能にします）。 そして、これらの狭い幾何学的形状のために、PDSを管理する方法として平面キャパシタンスを持つ余地がありません。すべてのキャパシタンスはICに直接組み込まれています。実際には、これらの製品を開発するために必要な設計の専門知識は非常に特殊化されており、従来のPCB設計とは大きく異なります。 電力管理 では、超低消費電力製品に必要なパラメーターの2つ—非常に小さなスペースに多くの機能を持たせることと、1つのデバイスに複数のPDSを持つこと—が考慮されました。電力管理の観点から見ると、携帯電話は特定の機能がアクティブでない時にはオフになるように設計されています。そして、PDSの操作を正確に行うことが重要です。 設計者としては、電話内の主要な電力消費者をすべて管理し、適切なタイミングでオンとオフを切り替える方法を見つけ出さなければなりません。ほとんどのスマートフォンでは、最も電力を消費するのは無線です。動画、写真、大量のデータなどをアップロードするとき、無線は連続してオンになり、電力消費が高くなります。中から低電力使用範囲では、テキストメッセージの送信やよりシンプルなデータファイルのアップロードがあります。電力使用の極端に低い端には、モバイルデバイスと携帯電話の基地局との間で行われる「ピンギング」があり、これはあなたの位置を連続的に監視します。本質的に、携帯電話が何らかのレベルで電力を消費していない唯一の時は、完全に電源が切れている時です。 バッテリーの保存 次に、超低消費電力製品の実装においておそらく最も重要な側面について触れます。それは、バッテリーの持続時間を可能な限り長くすることです。スマートフォンにとってバッテリー寿命は重要な特徴ですが、リモートモニタリングデバイスなどの他の製品にとっては、電力の節約が絶対的な必要性です。このタイプの製品の例としては、大きな送電線にクリップされる電力線モニターがあります。ほとんどの場合、これらのデバイスの性能要件は、バッテリーが少なくとも1年間持続することです。しかし、キャパシタが間遍なタイプである場合、漏れてしまい、バッテリーが望むよりもずっと早く放電されてしまいます。 理論的には、キャパシタは完璧な絶縁体であるとされています。しかし、実際にはそうではありません。キャパシタが80アンペアの電源で使用される場合、数マイクロアンペアの漏れは現れず、それほど問題を引き起こしません。しかし、バッテリーが1年の寿命を持たなければならない場合、どんなに小さなキャパシタの漏れも大きな問題になり得ます。通常、超低消費電力デバイスに選択されるキャパシタは、バイパスキャパシタとして使用されてきたものと同じです（しばしばタンタルキャパシタ）。原則として、これらは低漏れではなく、実際にはそれが性能基準ではありません。 通常、セラミックコンデンサは漏れ問題を引き起こすことはありませんが、最も安価な選択肢でもないため、リモートモニターのような超低消費電力アプリケーションのデフォルトの選択項目ではありません。選択したコンデンサが「漏れにくい」とされているかどうかを判断する最良の方法は、デバイスのアプリケーションノートを読むことです。漏れにくさが明記されていない場合は、そのように特定されているコンデンサを探すのが最善です。 超低消費電力デバイスのPDS要件は、標準的なPCB実装とは大きく異なります。これらのデバイスは、小型フォームファクター、高効率のPDS設計、および潜在的な電力消耗源の排除によって特徴づけられます。 記事を読む
パワープレイ - 電力供給システムの設計に成功する パワープレイ - 電力供給システムの成功設計 1 min Blog 業界全体を通じて、最も問題を引き起こし続ける設計要素は電力供給システム（PDS）です。そして、コンサルティング会社として、過去数年間にわたり私たちが解決に呼び出された問題の大半は、常にPDSの問題に集中していました。以前のブログで述べたガードトレースとその非効率性についての話と同様に、EMIの問題を解決するために呼び出されるたびに、私たちは常にPDSの修正に取り組んできました。 この記事では、PDS設計の課題がどのようにして生じ、それらを軽減するために使用された方法について議論します。この記事の第2部では、超低電力実装のためのPDS設計について取り上げます。 少しの歴史と多くの問題 まず、基本から：すべてのPDSには、電力が流れる場所と直列にインダクタンス（Lpとして表される）と抵抗（Rpとして表される）があります。低電流では、抵抗は問題になりません。低周波数では、インダクタンスも問題になりません。周波数を上げ始めると、インダクタンスは劣化の主要な原因となります。 では、インダクタンスや抵抗が問題となり始めた時期を少し振り返ってみましょう。最も重要なのは、PDS設計の「ブラックマジック」がいつ登場したかを見ることです。 両面ボードの使用を開始したとき、その上の信号の立ち上がり時間は時に数十ナノ秒にも及びました。周波数成分は非常に低く、結果としてボード上のトレースは問題を引き起こしませんでした。全ての電力はトレースではなく平面で配線されていました。各ICのルートパスに、+5とグラウンドの間にキャパシタを配置するだけで十分でした。その後、ECL（エミッタ結合ロジック）が登場しました。 ECL技術は、ボード上に平面がなければ決して機能しませんでした。なぜなら、立ち上がり時間がナノ秒未満だったからです。これが、電力分配にトレースを使用することが許容されなくなった時期です。立ち上がり時間が速いため、トレースで電力を接続することはできませんでした。インダクタンスが大きすぎました。そのため、ECL技術の最初から常に電力平面ペアが存在しました。ECL技術を設計に使用するエンジニアはこれを理解し、電力平面を使用しました。 さて、TTL（トランジスタ・トランジスタ・ロジック）に移りましょう。基本的なTTLでは、トレースで電力を配線できました。その後、ASTTL（Advanced Schottky TTL）の時代が到来しました。これはECLと同じ速さでしたが、それを使用して製品を設計していたエンジニアは、遅いTTLを使用していたときと同じ方法を試み、回路が安定しませんでした。その結果、恐ろしいEMI（電磁干渉）が発生しました。人々は.1および.01マイクロファラドのキャパシタを使用してみましたが、うまくいきませんでした。そして、それがすべての「ブラックマジック」ルールが登場し始めたときです。 公共の領域にEMIエンジニアはほとんどおらず、TTLを使用していたエンジニアが伝送線、電力供給、高速信号の配線などを理解していなかったため、本当に困難な状況に陥りました。製品がEMIテストレンジで失敗すると、設計エンジニアはテストを行っている人に何をすべきか尋ね、テストエンジニア（PDS設計を理解していない）は、問題を改善するために他の誰かが行ったことを引用し、それがリストに記載されて回されました。これらのリストが「ブラックマジック」ルールの起源でした。 PDS設計およびそれ以降におけるキャパシタの役割 「ブラックマジック」のルールの結果の一つは、PDSを設計する際に、人々がPDSの問題を修正しようとして基板に多くのキャパシタを配置する傾向があったことですが、それらのキャパシタがどのように機能するか、または機能しないかを本当に理解していませんでした。ここからデカップリングキャパシタの概念が生まれました。実際には、これらのキャパシタは何もデカップリングしません。代わりに、スイッチングイベントをサポートするための局所的な電荷源を提供します。 「クーロンバケット」として言及される方が適切です。なぜなら、スイッチングイベントをサポートするために使用されるクーロンの電荷を蓄えるからです。（クーロンは、国際単位系の電荷の単位です。1アンペアの一定の電流が1秒間に運ぶ電荷です）。使用されるキャパシタが適切なサイズでない場合や、関与する周波数で機能しない場合、結果としてVddにリップルが発生します。（Vddは、MOSまたはCMOSトランジスタまたはICのドレイン端に接続される電源の端子で、通常は電源の最も正のレールです）。このトピックに関する徹底的な取り扱いは、Lee RitcheyのAltium Resourceの記事「Win at Power Delivery System 記事を読む
直列終端抵抗の計算 直列終端抵抗の計算 1 min Blog 伝送線路に関しては、簡単に思えることがあまりありません。終端技術の決定や終端ネットワーク内のコンポーネントの値を決めることは難しい作業であるべきではありません。ほとんどのPCB設計プログラムでは、計算機をオンラインで探すか、手計算をしなければなりません。代わりに、設計ソフトウェアは終端ネットワーク内のコンポーネント値の範囲を簡単にテストできるようにするべきです。 一部のコンポーネント、トレース、差動ペア、およびビアを介してルーティングされる相互接続は、高速または高周波回路で伝送線路効果が生じるのを防ぐためにインピーダンスマッチングされるべきです。小さなインピーダンスの不一致は許容できるかもしれませんが、いくつかの信号ドライバーは、信号トレースで一般的に使用される標準の50オーム値と一致しないインピーダンスを持つことがあります。ルーティングおよびコンピュータアーキテクチャの標準（例えば、 PCIe Gen 2およびGen 3）も差動ペアインピーダンスに異なる値を使用していることに注意すべきです。 トレースが伝送線路効果を示し始めると判断した場合、この記事では、Altium Designer®の信号整合性ツールを使用してシリーズ抵抗の正しい値を決定する方法を示します。 どの終端ネットワークを使用すべきか？ この質問にはいくつかの答えがあります。なぜなら、 いくつかの可能なネットワークや終端装置が存在するからです。デジタル信号については、抵抗器が広帯域コンポーネントであるため、抵抗終端を好みます。ICのドライバーピンに直接配置された場合、非常に高い帯域幅までのドライバーを終端するために使用できます。対照的に、RF出力やアンテナは、抵抗性の電力損失を避けたいため、LCネットワークを好むでしょう。そして、インダクタとキャパシタ（直列またはシャント要素として）の正確な配置は、インピーダンスをシフトして共振周波数に合わせる必要がある方法に依存します。 抵抗終端に関しては、一般的に使用される2つの方法があります。シリーズ終端（ドライバーピンに配置）と並列終端（受信機からGNDに配置）。 シリーズ終端の効果について覚えておくべき重要なことが2つあります： シリーズ終端は、ドライバーの電圧レベルが受信機の電圧レベルと一致する必要がある場合に自体で使用されます。この場合、並列終端を使用しないでください。また、シリーズ抵抗をソースインピーダンスと伝送線インピーダンスと完全に一致させる必要があります。 シリーズ終端は並列終端と共に使用することができますが、それらは一般的ではない特殊なケースでより多く使用されます。 終端は、それが必要であることを確認し、使用しているインターフェースに目標とするインピーダンスの仕様がない場合にのみ適用すべきです。 ドライバーに直列終端抵抗を使用する理由には以下のようなものがあります： 終端されていない負荷からの反射が予想されるほど線が長い場合、終端されていないドライバーとトレースの間には必要です。そして、信号ドライバーのインピーダンスがトレースのインピーダンスよりも小さい場合 出力で見られる減衰を増やして、グラウンドバウンスを抑制するのに役立ちます。 次に、SSN、または 記事を読む