Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

PCB Design Solutions by Altium
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
MCAD CoDesigner より良い機械統合 シームレスな機械統合を実現するECAD-MCAD CoDesigner 1 min Blog 電気技術者 機械エンジニア 電気技術者 電気技術者 機械エンジニア 機械エンジニア MCAD CoDesignerが強化された電気機械設計をどのように可能にするかをご覧ください。簡単に迅速なネイティブ変更を行い、フィットチェックを最適化し、設計の可視性を向上させるなど、さらに多くのことができます。 記事を読む
EMIシリーズ_パートI PCB設計におけるEMI制御の習得：PCB内での信号の伝播方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 電磁干渉（EMC）に対応するためのプリント基板（PCB）の設計には、電磁場と電流の観点から信号の伝播をしっかりと理解することが求められます。これらの概念は、電磁場の放出レベルを低く抑え、外部からの放出や干渉に対する感受性を低くするPCBの設計に役立つため、重要です。 この PCB設計におけるEMI制御のマスターシリーズの最初の記事では、これらの概念をより深く掘り下げ、プリント基板設計にどのように適用するかを見ていきます。 伝送線路における信号の伝播の概念 PCBにおける信号の伝播について考える際には、水がパイプを流れるという類似から、電磁場と伝送線路の観点にシフトすることが重要です。伝送線路は、含まれた電磁場の形でエネルギーを一地点から別の地点へ転送するように設計された構造です。プリント基板の文脈では、伝送線路は少なくとも2つの導体によって形成されます。これらの導体は、電磁場を含むことと、それらを回路内の別の地点に導くことにおいて同じくらい重要です。2つの導体のうち1つが欠けていると、信号を構成する電磁場は未含有のままとなり、これらの場の拡大によりEMC試験に失敗する可能性があります。 ここから浮かび上がる非常に重要な概念は、電磁信号は導体の内部ではなく、2つの導体の間の空間、すなわち誘電体の中に含まれているということです。EMCの観点からの私たちの目標は、2つの導体の間に含まれる電磁場を最大化し、その周囲にある電磁場を減少させることです。 図1 - PCBにおけるデジタル信号伝播の表現 PCBでは、信号伝播に使用される2つの導体は、信号ポテンシャル導体と戻りおよび参照ポテンシャル導体です。これをイメージする最も簡単な方法は、信号源に接続された上層が信号トレースをルーティングするために使用され、下層が信号源に接続された固体銅層であり、信号ポテンシャル参照にも接続されている二層基板です（図1参照）。私たちが信号と呼ぶものは、これら2つの導体の間に含まれる電磁場です。これは、信号が単一の導体に含まれているのではなく、これら2つの導体の間の誘電体に含まれる電磁エネルギーであることを意味します。また、これは誘電体の特性が信号の伝播に影響を与え、特に信号（またはEM波）が伝播する速度に影響を与えることを意味します。信号の速度は誘電体内の光速です。2つの導体の間には信号が存在するポイントと、まだ信号に達していないポイントがあります。デジタル信号において、これら2つの領域の間に完全な信号があり、まだ信号が存在しないポイントを 信号エッジまたは 信号波面と呼びます。これはデジタル信号における低レベル論理から高レベル論理への遷移ポイントです。 EMCの観点から、このポイントは非常に重要です。なぜなら、これは導体間で電場と磁場が低から高に遷移する場所だからです。このエネルギー状態が変化する速度が速いほど、すなわち信号が低レベルから高レベル論理に遷移する速度が速いほど、短時間でエネルギーの変化が圧縮されます。信号が伝送線路内でその源から目的地に伝播する際、信号波面または信号エッジが信号の伝播をリードします。 前方電流、戻り電流、及び変位電流 もう一つの重要な概念は、信号エッジが伝播するのを追うと、先端が電磁場の変化であるため、これが2つの導体の間の誘電体内に変位電流を生成することがわかるということです。この現象は、オリバー・ヘビサイドによってまとめられたマクスウェルの四つの方程式、特にアンペール-マクスウェルの法則によって説明されます。これをイメージする最も簡単な方法は、AC源が適用されたときのコンデンサーを考えることです（図2参照）。 図2 - Eフィールドが適用されていないコンデンサー（a）、正のEフィールドが適用されたコンデンサー（b）、負のEフィールドが適用されたコンデンサー（c） 実際には、コンデンサーのプレートとその誘電体の間に導電電流はありませんが、誘電体に含まれる束縛電荷は、コンデンサーのプレートの適用された電場に従って単に極性を持ちます（変位します）。これは、導電電流がコンデンサーのプレートを流れているかのように見えます。変位電流の概念は、信号伝播中に電流が形成される可能性があることを理解するために重要です。特に信号が負荷に達する前にです。古典回路理論の授業で教えられるように、電流は常にループで流れます。では、どうして信号が負荷に達する前、つまり、信号が源から負荷に向かい、再び源に戻って電流ループを形成するために連続的な導電電流を確立する前に電流が存在するのか ？これは変位電流のおかげで可能です。変位電流は、信号が伝播する際に電流がループ内で流れ続けることを可能にします。変位電流がない場合、導電電流だけがあれば、信号の伝播は起こりません。導電電流だけで作られた電流ループは、負荷に達する前にループを閉じることができないからです。これは、導電電流を通して誘電体を流れる電流が必要であることを意味しますが、定義上、これは不可能です。しかし、この見かけ上の電流、変位電流により、信号が伝播する際にループが瞬時に閉じます。 記事を読む
EDAソフトウェアベンダーのロックにさよならを EDAソフトウェアベンダーのロックにさよならを 1 min Blog マルチCADサポートにより、PCB設計チームのEDAベンダーロックが終了します。あなたの電子設計チームが、あらゆるECADファイル形式のサポートで何ができるかを確認してください。 記事を読む
ABFはICパッケージングサプライチェーンにおける重要な失敗点であり続けている ABFはICパッケージングサプライチェーンにおける重要な失敗点であり続けている 1 min Blog 半導体産業は、供給チェーンにおいて成長する課題に直面しており、今日話題にするのはチップ自体ではありません。高性能プロセッサの生産において重要な役割を果たすアジノモト・ビルドアップ・フィルム（ABF）が、潜在的なボトルネックとなっています。最先端の電子機器への需要が急増し続ける中、ABF基板市場はそのペースに追いつくのに苦労しており、チップメーカーとその顧客にとって不安定な状況を生み出しています。 半導体製造におけるABFの重要性 IC基板で最も一般的に使用される材料であるABFは、集積回路とプリント回路基板の間の重要なリンクとして機能し、電気絶縁、熱放散、および信号分配を提供します。1999年に アジノモトによって初めて導入されたABFは、そのユニークな特性のために高性能プロセッサのパッケージングにおける 選択材料としてすぐに広まりました。エポキシ樹脂と無機フィラーで構成されるこのフィルムは、優れた寸法安定性を提供し、 先進的な製造技術を通じてマイクロスケールの回路の作成を容易にします。 現代の電子機器におけるABFの重要性は、過小評価できません。CPU、GPU、SoCなどの先進的なコンポーネントを搭載するスマートフォン、コンピュータ、データセンター、そして増え続ける車両のパッケージングにおいて、第一選択の材料です。細い線幅をサポートする能力と、付加プロセスとの互換性が、高密度インターコネクト（HDI）および超高密度インターコネクト（UHDI）PCBの製造に不可欠とされています。 ABF需要と市場の成長 過去数年間でABF市場は顕著な成長を遂げています。 Thornburg Investment Managementによると、2020年の8億3250万ドルから2028年には30億1000万ドルへと成長すると予測されており、これは約17.43%の複合年間成長率（CAGR）を反映しています。このABFの急速な成長は、主に半導体産業によって推進されていますが、 超高密度インターコネクト（UHDI）PCBも成長の原動力となるでしょう。 ABF需要の増加を促す5つの要因 ABF需要の成長を促進しているいくつかの要因があります： ミニチュア化：より小さく、より強力なデバイスへの絶え間ない追求は、ABF需要の主要な推進力です。コンポーネントが縮小するにつれて、より高い密度と細かいピッチを扱うことができる先進的なパッケージングソリューションの必要性が高まります。例えば、現代のスマートフォンは、ポケットサイズのデバイスに初期のスーパーコンピューターよりも多くの計算能力を詰め込んでいます。このようなミニチュア化のレベルは、ABFのような先進的なパッケージング材料を使用することでのみ可能であり、これにより、そのようなコンパクトな設計で必要とされる複雑な相互接続が可能になります。 5G技術：5Gは、大量のデータを高速で処理できる先進的な半導体を必要とします。ABF基板は、これらのチップをパッケージングする上で重要であり、5Gが約束する超高速、低遅延通信を可能にします。ABFの優れた電気的特性は、信号の整合性が重要な5Gアプリケーションに適しています。5G対応デバイスやインフラストラクチャの展開が続くにつれて、これらのアプリケーションでのABFの需要は大幅に増加すると予想されます。 持続可能性：ABFは、より効率的な設計をサポートし、全体的な材料使用量を削減できる能力のため、従来の材料と比較してより環境に優しいオプションと考えられています。ABF基板は、消費電力が少ない効率的なチップ設計を可能にすることで、持続可能性にも貢献します。これにより、携帯型デバイスのバッテリー寿命が延び、データセンターやその他の大規模コンピューティング設備の全体的なエネルギー消費が削減されます。 電気自動車（EV）：現代のEVは、バッテリー性能から自動運転まで、あらゆることを管理するために多数のセンサーやプロセッサーに依存しています。これらのアプリケーションに必要な高性能チップは、しばしばそのパッケージングにABF基板を使用しています。高度運転支援システム（ADAS）や自動運転技術には、洗練されたプロセッサーが必要です。これらの複雑で高電力のチップをサポートできるABFの能力は、EV技術の進歩を可能にする重要な要素です。 人工知能：AIの爆発的な成長も、ABFへの需要を高める強力な力です。AIアクセラレーターや特殊な機械学習プロセッサーは、チップ設計の限界を押し広げ、熱の放散と信号の整合性を管理するために高度なパッケージングソリューションを必要とします。ABF基板は、これらの最先端のアプリケーションにおいてしばしば選択される材料であり、さらに材料への需要を促進しています。 記事を読む
新しいEU 2025 待機電力消費基準 新しいEU 2025 待機電力消費基準 1 min Blog 欧州連合（EU）は、2025年に電子機器の新しい待機電力基準を導入する準備をしています。これらの規制により、多くの種類の製品に対して待機電力消費が大幅に削減されることが求められます。その目的は、エネルギーコストを数十億ドル節約し、さらには毎年数百万トンのCO2排出量を削減することです。 EUは長年にわたり、エネルギー効率と環境持続可能性の取り組みや立法において世界をリードしてきました。EUがますます注目しているのは、電子機器やデバイスの待機電力消費—時には「ファントムロード」や「ヴァンパイア電力」とも呼ばれる—です。 なぜ待機電力に焦点を当てるのか？ 一つのデバイスの待機電力消費を見ると、それほど大きな問題には見えません—多くのデバイスで月に1kWh未満です。しかし、全体像を見て、今日使用されている数百万台のデバイスを考慮に入れると、待機電力は家庭やビジネスで使用される電気の大きな部分を占めることがわかります。待機電力は、先進国における全体の電気使用量の最大10%を占めると推定されています。このような無駄遣いは、すべての人々の電気代を高くし、環境に害を及ぼす炭素排出を増加させます。 2025年基準：より厳しい制限、範囲の拡大 2023年4月に発表された、 EUの新しい2025年の待機電力基準は、2025年5月9日に施行される予定です。これらの基準は、待機モードのデバイスに対してより厳格な要件を設定し、現行の法律よりも多くの製品カテゴリに適用され、より厳格なテストと報告手順を要求します。この規制は、製造業者が よりエネルギー効率の高い製品を設計するよう促し、ヨーロッパのより大きな気候目標に向けて積極的な貢献をすることを目的としています。 待機電力要件は、EUの 持続可能な製品のためのエコデザイン規制（ESPR）の一環です。この規制は、製品の設計および製造から最終的な廃棄に至るまで、製品の環境性能基準を設定します。ESPRの下では、EUで販売されるすべての電子製品は、待機電力を含む多くの分野で特定の基準を満たさなければなりません。 待機電力許容量の削減 現行の規制によると、デバイスの許容待機電力消費量は最大1Wです。新しい2025年の規制によると、これらの基準によって規制されるデバイスは、待機またはオフモードで0.5W以上を使用することはできません（これは2027年にさらに厳しくなり、最大0.3Wまで引き下げられます）。デバイスが待機モード中にアクティブなディスプレイ画面を持っている場合、制限は0.5Wではなく0.8Wです。 「ネットワーク待機」モードを持つデバイスにも新しい制限が適用されます。つまり、製品がアクティブに使用されていないときでも、デバイスはネットワーク接続（例えば、Wifi）を維持します。これらのデバイスの現在の最大消費電力は、製品タイプによって3Wから12Wの範囲です。新しい2025年の基準は、この許容量を2Wから8Wに減らし、よりエネルギー効率の高いネットワーキング技術の開発を促進することを意図しています。 より広範な製品カテゴリのカバレッジ 2025年のアップデートでは、EUの待機電力使用規制がこれまでよりもはるかに多くの製品カテゴリーに拡大されます。これは、現行の規制に含まれていない多くの種類の電子機器が、家庭やビジネスの両方で非常に一般的になり、全体の待機消費電力による電気使用量に大きく貢献するようになったためです。 現在、規制は家庭用電化製品やオフィス機器、例えばテレビセット、コンピュータ、キッチン機器などに焦点を当てています。新しい2025年のガイドラインの下では、スマートスピーカー、ゲームコンソール、モーターで動作する家具、自動カーテンやブラインド、およびスマートホーム/スマートオフィス環境で使用されるその他のデバイスなど、追加の製品カテゴリーが含まれるようになります。 変更と関連するエネルギー節約のいくつかの例を以下に示します： 現行の規則が適用されるテレビは、現在、待機電力使用が最大1Wに制限されています。新しい2025年の基準ではこれを半分の0.5Wに削減し、毎日20時間待機状態にあるテレビ1台あたり、年間で推定3.65kWhのエネルギー節約が見込まれます。 スマートスピーカーは、現行の規制には含まれていないが、2025年のガイドラインには含まれることになる製品の例です。現在、ほとんどのスマートスピーカーはスタンバイモードで約2-3Wを使用しています。新しい規制では、これを大幅に削減し、0.5W以下にすることが求められます。これにより、デバイスごとに年間約17.5kWhの節約が見込まれます ゲームコンソールも新しい規制の対象に含まれます。現在、これらは一般に休止モードで10-15Wを消費していますが、拡大された2025年のガイドラインでは、ネットワークスタンバイ時にはこれらのデバイスが2Wのみを使用することが許可されます。この変更により、コンソールごとに年間約100kWの節約が見込まれます。 記事を読む
シグナル・インテグリティ_記事 2 高速PCB設計：信号整合性、EMI軽減、および熱管理の確保 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア 高速信号の整合性は、現代のPCB（プリント回路基板）設計において重要であり、性能、信頼性、およびコンプライアンスに影響を与えます。高速PCBを設計するには、クロストーク、電磁干渉（EMI）、および熱管理などの信号整合性の問題を管理する必要があります。この記事では、クロストーク、グラウンドプレーン戦略、電磁干渉（EMI）、および熱管理を含む高速信号整合性のいくつかの重要な側面を探り、実用的な洞察と例を提供します。これらの概念をさらに深く掘り下げ、拡張された戦略と詳細な例を提供しましょう。 電磁結合とクロストーク 電磁結合：隣接するトレースの信号は、互いに電磁場を誘導することができ、干渉を引き起こします。この現象は電磁結合として知られており、高い周波数でより顕著になります。例えば、密接に配置された高速データラインを持つPCBを考えてみましょう。あるトレースが高周波のクロック信号を運び、隣接するトレースが敏感なデータ信号を運ぶ場合、クロック信号によって生成された電磁場はデータ信号にノイズを誘導し、データエラーを引き起こす可能性があります。 トレースの近接性：信号トレースが互いに近いほど、クロストークの可能性が高くなります。この干渉を減らすためには、トレース間に適切な間隔を保つことが重要です。例えば、高速イーサネットPCBでは、ペア内の信号整合性を確保するために差動ペアが密接に配線されます。しかし、異なるペア間ではクロストークを防ぐために十分な間隔が保たれます。 高周波信号：高い周波数は、より強力な電磁場を生成し、クロストークを悪化させる可能性があります。信号周波数が増加するにつれて、適切なレイアウトと間隔を確保することがますます重要になります。例として、RF回路設計では信号がギガヘルツ周波数に達することがあります。RF信号トレースを他のデジタルまたはアナログトレースから分離して干渉を防ぐために特別な注意が必要です。 不十分なグラウンディング：不適切なグラウンディングはクロストークへの感受性を高めます。固定された連続的なグラウンドプレーンは、リターン電流のための低インピーダンスパスを提供し、信号干渉のリスクを減少させます。例えば、多層PCBでは、信号層の直下にグラウンドプレーンが配置されます。これにより、リターン電流が明確なパスを持ち、クロストークの可能性を最小限に抑えることができます。 高速デジタル通信分析において使用されるアイダイアグラムは、開いたアイパターンを通じて信号整合性を示し、色のグラデーションが信号密度と性能を示しています。 EMI軽減技術 適切なPCBレイアウト： トレースのルーティングを最適化し、ループ領域を最小限に抑え、グラウンドプレーンを効果的に使用することで、EMIを大幅に削減できます。例えば、高速デジタル設計では、重要な信号トレースをグラウンドプレーンの間に挟まれた内部層にルーティングします。これによりループ領域が最小限に抑えられ、EMIに対する効果的な遮蔽が提供されます。 フィルタリング： フェライトビーズやキャパシタなどのフィルタを実装することで、高周波ノイズを抑制し、EMIを減少させることができます。例えば、フェライトビーズは電源ラインに配置され、高周波ノイズをフィルタリングし、それが敏感なアナログ回路に伝播するのを防ぎます。 コンポーネントの配置： 騒音の多いコンポーネントを敏感なエリアから離して配置し、適切な遮蔽を確保することで、EMIを軽減することができます。例えば、混合信号PCBでは、アナログコンポーネントを一方の側に配置し、デジタルコンポーネントを反対側に配置し、その間にグラウンドプレーンを配置して隔離を提供します。 金属シールド： 騒音の多いコンポーネントを金属シールドで囲むことで、EMI放射を防ぎ、近くの敏感な回路を保護できます。例えば、PCB上のRFモジュールは、電磁放射を含むためにしばしば金属シールドで覆われ、隣接する回路との干渉を防ぎます。 グラウンディングとボンディング： 適切なグラウンディングとボンディングを確保することで、リターン電流の明確な経路を提供し、グラウンドループの可能性を減少させることにより、EMIを最小限に抑えます。例えば、グラウンディングストラップやビアを使用して異なるグラウンドプレーンを接続し、PCB全体にわたってリターン電流の低インピーダンス経路を確保します。 フィルタ設計： 容量性および誘導性フィルタを使用することで、望ましくない周波数を効果的にブロックし、EMIを減少させ、信号の整合性を向上させます。例として、入力ラインに使用されるローパスフィルタは、高周波ノイズをフィルタリングし、敏感なコンポーネントに到達する信号の周波数のみを確保します。 記事を読む
PIMX8 プロジェクト - 第6章 Pi.MX8 プロジェクト - ボードレイアウト パート4 1 min Altium Designer Projects PCB設計者 PCB設計者 PCB設計者 Pi.MX8コンピュートモジュールSoMプロジェクトの新しいインストールメントへようこそ！このアップデートでは、PCB設計に最後の仕上げを行い、プロトタイプの生産準備を整えます。 前回の 記事では、信号層のルーティングを完了しました。これはPi.MX8モジュールのPCBレイアウトで最も時間がかかる部分でした。しかし、同じくらい注意を要する2つのタスクがまだ残っています。電源プレーンのルーティングと信号遅延の調整です。 電源プレーン まず、電源プレーンから始めましょう。私は通常、遅延調整を最後のステップとして行うのが好きです。なぜなら、長さ調整のために必要なメアンダーがボード上の残りのスペースをしばしば埋め尽くすからです。例えば、電源ネットをルーティングする際に追加のVIAを配置する必要がある場合（時には必要になることがあります）、必要なスペースを作るために長さ調整プリミティブを調整する必要が出てくるかもしれません。最後に長さ調整プリミティブで残りのスペースを埋めることで、追加の作業を避けることができます。 利用可能な電源プレーン層 レイヤースタックを見ると、2つの専用の電源プレーン層が利用可能であることがわかります。これらの層は、薄いプリプレグによって隣接するグラウンド層から分離されています。このスタッキングは低インダクタンスプレーンの容量を増加させ、高周波でのPDNインピーダンスを減少させるのに役立ちます。 まず、高電流の電源レールを配線しましょう。この場合、これらはi.MX8 SoCとDRAMコントローラーのコアおよびメモリレール、そしてLPDDR4 ICです。 SoCのPMICコアおよびメモリ供給 VCC_ARMおよびVCC_SOCレールはリモートセンシングを使用しており、これはバックコンバーターのフィードバックノードがMIC近くの出力コンデンサにルーティングされるのではなく、i.MX8の電源パッドにルーティングされることを意味します。これは、電源プレーンまたはポリゴンを通る電圧降下を補償するためです。これらのレールの電流が比較的高く、PMICがこれらの電圧を正確に調整する必要があるため、負荷で直接「電圧を測定」することが重要です。次の図は、電源ポリゴンを通る電圧降下を示しています： 電源ポリゴンを通る電圧降下 VCC_ARMレールのパワーポリゴンは、レイヤー6にルーティングされています。ポリゴンのアウトラインに近くルーティングされたトレースは、リモートセンシング信号です。理想的には、リターンパス電流によって導入される寄生効果を補償し、フィードバックをノイズに対してより耐性を持たせるために、差動電圧を測定したいところですが、私たちの場合、これは必要ありません。参照設計の推奨に従います。 VCC_SOCポリゴン フィードバックトレースは、SoCのピンの近くで「ネットタイ」を使用して、フィードバックネットをパワーネットに接続します。ネットタイを使用しない場合、フィードバックトレースとパワーポリゴンの間のクリーンな分離を手動で確保する必要があります。このアプローチはエラーが発生しやすいです。ネットタイは、両端に小さなパッドを持つ短いトレースセグメントからなるフットプリントです。コンポーネントタイプをネットタイに設定することで、Altium Designerはこのコンポーネントに対してショートサーキットエラーを生成しません。 VCC_ARMポリゴンとDRAMパワーレールは、レイヤー5で同様の方法でルーティングされています。 VCC_ARMが強調表示され、DRAMパワーレールが紫色で表示されています 残りの電源レールは、レイヤー5と6に分配されています。1.8Vおよび3.3Vのシステム電源ポリゴンは、これらのレールに接続されている多くのコンポーネントがボード全体に分散しているため、ボード全体にわたって広がっています。 記事を読む