Filter
Clear
Tags by Type
Software
GaN MMICパワーアンプ市場の展望とアプリケーション Engineering News Thought Leadership GaN MMICパワーアンプ市場の展望とアプリケーション 次に購入するスマートフォンには、無線通信用のGaN MMICパワーアンプが搭載される可能性が高いです。かつて学術界に限定されていたものが、現在では急速に商業化されています。これらの開発はスマートフォンに限られているわけではありませんが、成長しているRFコンポーネント市場の大きな部分を占めると予想されています。自動車、航空宇宙、さらにはロボティクスにおける高周波レーダーが、GaN MMICのさらなる採用を大きく推進すると期待されています。高熱伝導率と耐圧電圧を必要とする関連分野として、GaN-SiCおよび4H-SiCアンプは、再生可能エネルギー部門での豊富な使用が期待されています。 市場データが証拠です。 Global mobile Suppliers Association (GSA)の最新の市場データによると、全ての5Gデバイスの67%以上がsub-6 GHzスペクトラムバンドをサポートしており、34%以上がmmWave無線通信をサポートしています。発表されたデバイスの27%以上がmmWaveとsub-6 GHz無線通信の両方をサポートしています。より多くのデバイスがmmWave範囲に進出し、これらの製品の冷却方法がより革新的になるにつれて、 最近の推定では、2023年までに全世界のアンプ市場の価値が16億ドルから30億ドルになるとされています。GaNは、この総市場シェアの43%を占めると予測されています。 これらのコンポーネントを取り巻く興奮が高まる中、RF、モバイル、レーダー、または電力変換の設計者であることは良い時期です。イノベーションを求めているなら、次に成長が見込まれる場所と、これらのアプリケーションにおいてGaN MMICがなぜ重要であるかを読み進めてください。 GaN MMICパワーアンプに対する興奮の理由は? GaNは、GaAsやバルクシリコンと並んで、高電子移動度トランジスタ(HEMT)に理想的な半導体です。RFアプリケーション用のGaNとSiやGaAsとの重要な違いは、それらの材料特性を比較すると明らかになります。以下の表に簡単な比較を示します。 特性 Si GaAs
EMCテストに合格するための最適なEMIフィルターの種類は何ですか? EMCテストに合格するための最適なEMIフィルターの種類は何ですか? EMCテストに合格する必要があり、新製品が謎のEMI源によって機能不全に陥っている場合、製品の完全な再設計を検討し始めるかもしれません。スタックアップ、レイアウト/ルーティング、およびコンポーネントの配置は、始めるのに良い場所ですが、特定のEMI源を抑制するためにできることがさらにあるかもしれません。 設計に配置できるEMIフィルターには多くの異なるタイプがあり、適切なフィルターはさまざまな周波数範囲でEMIを抑制するのに役立ちます。これらの回路は受動型または能動型であり、異なる帯域で異なるレベルの抑制を提供します。設計に最適なEMIフィルターの選択は、基板上のスペースから必要な減衰まで、さまざまな要因に依存します。さらに、一部のフィルターは比較的広帯域です(例:オペアンプ)が、他の回路は狭い周波数範囲のみを対象とすることができます。 EMIフィルターのタイプ EMIフィルタは、受動型と能動型のフィルタに分類され、それぞれ受動部品または能動部品で構成されます。さらに詳しく言うと、これらの異なるタイプのフィルタは、共通モードノイズまたは差動モードノイズの特定のタイプを対象としています。明らかに、これらの回路は、両方のタイプのEMIをフィルタリングするためにカスケード接続することができます。EMIの問題を修正しようとしている場合、特にEMCテストに失敗した後は、フィルタリングを超えた複数の解決策を実装する必要があるかもしれません。 それぞれのカテゴリに分類される一般的なEMIフィルタのタイプを見てみましょう: 受動EMIフィルタ 差動モード受動EMIフィルタ おそらく最も一般的な受動EMIフィルタは、 フェライトチョークです。これは基本的にいくつかの寄生容量を持つインダクタで、数十MHzまでの低通フィルタリングを提供します。これらのコンポーネントは、共通モードまたは差動モードの導電EMIのフィルタリングを提供することができます。これをラップトップで読んでいる場合、電源コードが入力電力線上の高周波ノイズを除去するためにこれらのチョークの一つを使用している可能性があります。PCBを見ると、フィルタリングを提供するために使用できる他の回路がいくつかあります。 下の画像は、差動モードの受動EMIフィルタとして使用されるLC回路のコレクションを示しています。これらのフィルタ回路は、物理的には復帰経路のための単一の参照しか持たないため、差動モード回路です。ここでの例は、ベンチPSUやバッテリーのように2線式DC電圧で駆動されるデバイスです。ただし、近くに浮遊または接地されたシャーシが存在するかもしれませんが、下の回路では、直接電流を導くことはなく、システムの残りの部分から完全に隔離されています。 これらのフィルタの中で最も単純なものは、Cフィルタ(シャントコンデンサとして接続される)とLフィルタ(直列インダクタとして接続される)です。これらは、広い周波数範囲でノイズを除去するために、重要な回路や重要なコンポーネントの入力に配置することができます。より複雑な構成は下の画像に示されています。PiフィルタとTフィルタに関しては、それぞれ低および高のソース/負荷インピーダンスで最も効果的です。 希望の信号を特定のコンポーネントに通過させつつ、他の全ての周波数を抑制したい場合は、バンドパスフィルタを構築する必要があります。同様に、アンテナからの漂遊放射のような、単一周波数での強い信号を抑制したい場合は、バンドストップフィルタが必要になります。回路内のL/C要素の数がフィルタの数を決定することに注意してください。より高次(つまり、カスケード)のフィルタを構築すると、通過帯域の外側でより急なロールオフが得られます。 共通モード受動EMIフィルタ 上記のEMIフィルタは、追加の参照導体を導入することで共通モードフィルタとして構築できます。よく知られているように、共通モード電流は、シャーシ内の金属や何らかの外部導体(つまり、グラウンドループを介して)への寄生容量によって誘導されます。共通モード電流は、その電源線を介してシステムに入ることもあります。例えば、スイッチングDC電源の出力やACメインからです。 共通モードノイズに対処するために、差動線上で使用できる3つの潜在的なオプションがあります: 直列に高インピーダンス要素を使用すること、すなわちコモンモードチョークを使用する システムの基準(通常はシャーシまたは地球に戻る)に対して低インピーダンスのシャント要素を使用する 容量性結合を排除するためにレイアウトを変更する 下の画像は、ポイント1と2を満たした配置を示しています。下のEMIフィルタ回路は、ACメイン入力または2線式DC入力(+VおよびDCコモン)に適用され、シャーシに接続する接地線が含まれています。この回路には、コモンモードチョークと、コンデンサのペアを介したローパスフィルタの2つの別々の要素が含まれています。 アクティブEMIフィルタ
Man rubbing chin with question marks around him. Newsletters コロナウイルスは、設計にどのような影響を与える可能性がありますか? Judy Warner: 私たちは、コロナウイルスによる世界規模の厳しい影響を見聞きしています。世界的に注目される編集者としての観点から、このウイルスがエレクトロニクス業界にただちに影響を与えている状況を何かご存知でしょうか? Mike Buetow: サプライチェーンに、いくつかのレベルで明らかに混乱が見られます。台湾人が所有する工場は、約34%の、ベア基板の世界トップシェアを占めています。台湾のPCB工場の生産高の約63%が中国本土、35%が台湾となっています。私の親友である中原捷雄博士によると、中国は世界のPCBの約54%を生産しており、台湾はそれとは別に10%を生産しています。これ以上2国との絶縁状態が続いたら、これら2つの国を補う十分な生産能力を持つ工場はどこにもありません。積層板、コンポーネント、パッケージングについても同様です。あらゆる地域で生産されているものの、中国と台湾が鍵を握っています。割り当てはすでに始まっています。幸いなことに、台湾プリント回路協会(TPCA)は、湖北省以外のPCB工場の再稼働率は約50~80%であると見積もっていますが、それをはるかに下回っているかもしれません。それでも、製品がただちに出荷されないと、より弱い企業が倒産する可能性があります。 Warner: このような市場の状況は、世界中の設計技術者にどのような影響を与えると思いますか? Buetow: トレーニング プログラムの着手にも終了にも遅れが出る可能性があります。また、多くは現在オンラインで行われていますが、CADツールのトレーニングが中断するかもしれないという単独の問題も予想されます。しばらくの間、一部のサービス機関、および契約労働者は確実に財政的に厳しくなるでしょう。 Warner: 報道機関が作成した見出しによって、人々が混乱し、ときにはパニックに陥る傾向があることは、誰でも知っています。世界経済、特にエレクトロニクスのエコシステムへの影響に関して、この流行の過度にセンセーショナルな(または、過小報告されている)側面は何だと思いますか? Buetow: メディアができごとを誇大宣伝することは決してないですし、間違うこともありません。そのような冗談はさておき、経済的影響は非常に重大です。当然、SARS、H1N1、MERSなどの他の上気道疾患の大流行と比較されています。私は医師ではありませんので、COVID-19の疫学的コメントはできませんが、世界経済が揺らいでいることに疑問の余地はありません。中国の工場は数週間稼動が停止されましたが、現在はほぼフル稼働状態に戻っています。コンセンサスによる経済予測では、中国の産業部門の1月から2月にかけての生産量は前年比で6%減少するとのことです。3月は、生産量が4.7%増加するとされ、よさそうに見えますが、1年前と比較して生産量が8.5%増にならない限り、それほどよいわけではありません。その文脈では、経済的傾向が連続的にプラスに戻ったとしても、依然として経済は減速しています。 これが、世界の他の地域にとって意味することは、原材料と完成品の入手が遅れるか中断され、在庫が枯渇することです。昨年は、多くの電子部品の在庫が安定していました。COVID-19の生存期間が長い場合、その状況はかなり急速に変動し、安定するまで数四半期またはそれ以上かかると予想しています。 個人消費は世界経済を牽引します。アメリカ合衆国経済分析局(Bureau of Economic Analysis)によれば、第4四半期だけで14.8兆ドルにも及びました。消費者支出の対GDP比率は69%近くになります。大規模な検疫が原因で消費者が商品やサービスの購入を恐れたり、購入できなかったりした場合、世界経済への打撃は甚大なものになります。イタリアの経済規模は世界第8位です。私がこれを書いているとき、イタリアは完全に経済活動を停止しました。報告されているように、その状況が4月3日まで続いた場合、この国が不況に陥ることは疑いありません。世界の株式市場は深刻な打撃を受けており、民間航空宇宙産業や石油/ガス産業など、さまざまな産業で近々自宅待機や一時解雇が実施される可能性があります。それは実質的な富の消滅であり、回復には何年もかかるかもしれません。
伝送線路インピーダンス:6つの重要な値 伝送線路インピーダンス:重要な6つの値 様々な伝送線路のインピーダンス値を見ていくと、特性インピーダンスと差動インピーダンスが重要な値として際立っています。これらは通常、信号規格で指定されているからです。しかし、PCB設計において重要な伝送線路のインピーダンス値は実際には6つあります。テキストブックや技術記事によっては7つある場合もあります。 特性インピーダンスの方程式は、多くの記事や教科書で簡単に見つけることができますが、他の一般的な伝送線路のインピーダンス値を計算するのはより困難です。この困難さは、複数の伝送線路の配置とそれらの間の結合の強さに依存しているためです。他の典型的なインピーダンス値は、線路の長さと任意のインピーダンスの不一致に依存する入力インピーダンスです。 伝送線路インピーダンス値 PCB設計およびルーティングの一環として理解する重要な伝送線路インピーダンス値をここに示します。 特性インピーダンス 「伝送線路インピーダンス」という用語をGoogleで検索すると、特性インピーダンスの定義が検索結果の最初のページで最も見られる結果となるでしょう。ほとんどの設計者は、集中回路モデル内で定義されている特性インピーダンスについてはおそらく馴染みがあるでしょう。このモデルは、特性インピーダンスに関して以下の人気のある式を返します: 十分に高い周波数または十分に低い損失の場合、特性インピーダンスは純粋に抵抗的になり、以下の値に収束します: 高周波限界における伝送線の特性インピーダンス。 ここでは、デジタル信号の帯域幅で約1GHzまで適用される スキン効果は無視されています。伝搬遅延と特性インピーダンスからLとCの値を標準式を使用して導出できます。 異なるトレース形状に対してです。その後、これらの回路値を使用して トレース幅とインダクタンスを最適化し、過渡的なリンギングを最小限に抑えることができます。 特性インピーダンスは時々「サージインピーダンス」と呼ばれ、用語「サージインピーダンスローディング」と関連しています。この用語は、伝送線を介して伝達され、負荷で見られる電力を定量化するために電力システムエンジニアによってよく使用されます。 偶モードと奇モードのインピーダンス 二つの伝送線が十分に近接している場合、容量性および誘導性の結合を経験します。この結合は通常、クロストークを決定するものですが、各線上の信号によって見られるインピーダンスも変更します。結合された線が共通モード(同じ大きさ、同じ極性)で駆動される場合、偶数モードインピーダンスは、ペアの一方の伝送線上で移動する信号によって見られるインピーダンスです。線が差動モード(同じ大きさ、同じ極性)で駆動される場合にも同様の定義が適用されます: 偶数および奇数モード伝送線インピーダンス値は、結合された伝送線のペアに対するZパラメーターの観点から定義されます: Z行列(インピーダンスパラメーターとも呼ばれます)は、Sパラメーターに簡単に変換できます。共通モードまたは差動駆動を持つ複数の結合伝送線に一般化することもできます。 このPDFをご覧ください、Zパラメーターや特性インピーダンス値をSパラメーターに変換するために必要な方程式について。 共通モードと差動インピーダンス 共通モードと差動モードのインピーダンス値は、偶数モードと奇数モードのインピーダンス値と関連しています。差動インピーダンス値は通常、奇数モードインピーダンスではなく、
PCB 対 マルチチップモジュール、チップレット、シリコン・インターコネクト・ファブリック Engineering News PCB 対 マルチチップモジュール、チップレット、シリコン・インターコネクト・ファブリック(2023年更新) 2019年9月号のIEEE Spectrum誌の記事では、マルチチップモジュールや高度なパッケージ上でチップレットを接続する方法であるシリコンインターコネクトファブリックが、特にマザーボードにおいて、PCBや大型のSoCを多くのアプリケーションで不要にすると主張されました。 しかし2023年になっても、まだPCBを手放した人はいないようです。PCBへの需要は以前と変わらず強く、二桁のCAGRで成長すると予測されています。これは、 UHDIボードや 基板のようなPCBなど、高度なタイプのPCBの成長が期待されているにもかかわらずです。 その2019年のIEEE Spectrumの記事は、過去数十年にわたって少なくとも3回目の「PCBの終焉」が主張されたものでした。マルチチップモジュールは1970年代のIBMのバブルメモリにさかのぼりますが、半導体ダイにボンディングバンプアウトをモジュールに組み込むためのフットプリントを構築できる限り、標準のPCB設計ソフトウェアを使用してこれらを設計することもできます。流行語を取り除き、マルチチップモジュールを主流に導入する際の課題を分析すると、PCBと集積回路の将来の関係がどのように見えるかがより明確になります。 高度なパッケージ、チップレット、シリコンインターコネクトファブリック アメリカとヨーロッパの電子製造の話題が先進的なパッケージングと地元の半導体生産に移行している今、より多くの企業がチップ設計業務を内製化しています。これは、パッケージングがこれらの設計チームの領域になることを意味し、PCB設計者は異種統合チップやモジュールを含む先進的なパッケージングレイアウトを解決するスキルを持つグループです。 シリコンインターコネクトファブリックは、超大型システムのための先進パッケージ内で異種統合をサポートするインターコネクトプラットフォームとして意図されていました。このパッケージング方法では、未パッケージのダイが非常に細かい垂直インターコネクトピッチ(2から10ミクロン)でSiウェハーに直接取り付けられます。ダイ間の間隔は100ミクロンを目指し、ダイ間の非常に短いインターコネクトを実現します。このパッケージは、ダイを垂直に積み重ねて単一のモジュールにする3D統合もサポートすることを意図しています。 シリコンインターコネクトファブリックの構造。[出典: UCLA CHIPS] このファブリックは、従来のインターポーザ、パッケージ、およびPCBを置き換えることを目的としています。偏見を持っていると言われるかもしれませんが、現在のコンポーネント製造および配布の構造を考えると、このようなパッケージング方法がPCBを置き換えるとは思えません。これは、インターポーザやパッケージ基板に配置できる構造のように見えますが、PCBの卸売りの代替品にはならないでしょう。この構造は、本質的にシリコンウェハ上での2.5D統合または3D統合を可能にするため、このように言います。 設計階層でパッケージングはどこまで到達する必要があり、これらのデバイスが電子機器を構築する標準的な方法としてPCBをいつか置き換えることがあるのでしょうか?現実には、異種コンポーネントを相互接続するために使用されるパッケージング方法は、最高レベルのパッケージングソリューションとしてPCBを置き換えることを意図していません。PCBのオフ・ザ・シェルフコンポーネントによって提供されるモジュラリティは、エンジニアが必要とする重要な価値と柔軟性を提供します。オフ・ザ・シェルフの集積回路がチップレットとしても利用可能になるまで、シリコンインターコネクトファブリックのような技術はPCBを完全に置き換える希望がありません。 私がパッケージとプリント基板を完全に新しいインターコネクトアーキテクチャに置き換えることについて懐疑的であったにもかかわらず、シリコンインターコネクトファブリックベースのシステムに関する追加研究が行われています。パッケージング技術として、シリコンインターコネクトファブリックベースのシステムは、従来のパッケージングや高度なPCBと同様の課題に直面しています。特に、 電力供給、電力安定性、およびファブリックに組み込まれたキャパシタンスの問題があります。これらのトピックに関する最近の論文を以下に示します。 Safari, Yousef, Anja
デカップリングコンデンサとバイパス配置ガイドライン Thought Leadership デカップリングコンデンサとバイパス配置ガイドライン 電力整合性の問題は通常、電源の観点から見られますが、ICからの出力を見ることも同じくらい重要です。デカップリングおよびバイパスコンデンサは、PDN上で見られる電力変動を補償することを目的としており、信号レベルが一貫しており、ICの電源/グラウンドピンで一定の電圧が見られることを保証します。次のPCBでこれらのコンポーネントを成功裏に使用するための重要なバイパスおよびデカップリングコンデンサ設計ガイドラインをいくつかまとめました。このブログでは、バイパスコンデンサとデカップリングコンデンサの違いについて取り上げます。 2つの関連する電力整合性の問題 デカップリングキャパシタとバイパスキャパシタは、異なる2つの電力整合性問題を解決するために使用されます。これらの電力整合性問題は関連していますが、異なる方法で現れます。最初に指摘すべき点は、「デカップリングキャパシタ」と「バイパスキャパシタ」という用語が電力整合性に使用される場合、それらは誤称であり、何もデカップルまたはバイパスしません。また、ノイズを地面に渡すわけでもありません。単に時間をかけて充電および放電し、ノイズの変動に対応します。これらの用語は、電力整合性戦略の一部としてこれらのキャパシタの機能を指します。 まず、デカップリングコンデンサを考慮しましょう。PCBデカップリングコンデンサの配置の目的は、低周波の電源ノイズ、 PDN上のリンギング、およびPDN上のその他の電圧変動に対して、電源レール/プレーンとグラウンドプレーン間の電圧が一定に保たれるようにすることと一般に言われています。電源とグラウンドプレーンの間に配置されたデカップリングコンデンサは、プレーンと並列になり、これにより全体のPDN容量が増加します。実際には、 インタープレーン容量が不足していることを補い、PDNインピーダンスを減少させるため、PDN電圧のリンギングが最小限に抑えられます。 バイパスコンデンサについて考えてみましょう。これらもPDNと駆動IC内で一定の電圧を維持することを目的としていますが、補償する電圧は出力ピンとPCBのグラウンドプレーンの間の電圧です。電源供給ピンとICのグラウンド接続の間に配置されていますが、異なる機能を果たします。それは、キャパシタからグラウンドへのバウンスを抑制することです。デジタルICがスイッチすると、ボンドワイヤー、パッケージ、ピンの寄生インダクタンスが原因で、ドライバーの出力とグラウンドの間の電圧が増加します。バイパスコンデンサは、グラウンドバウンス電圧とは反対の電圧を出力し、理想的には総電圧変動がゼロになるようにします。 上記のモデルでは、バイパスコンデンサ(CB)とICパッケージ/グラウンド接続上の漂遊インダクタンスL1を含む閉ループがあります。出力ピンとグラウンドプレーンの間で測定される グラウンドバウンス電圧 V(GB)に注目してください。残りのインダクタンスはすべて寄生成分であり、バイパスコンデンサの応答時間に影響を与え、グラウンドバウンスを補償します。理想的なモデルでは、バイパスコンデンサによって見られる電圧は、スイッチング中に漂遊インダクタンスL1によって生成されるグラウンドバウンス電圧を補償します。 バイパスコンデンサの配置ガイドライン キャパシタからグラウンドへのバウンスが発生する仕組みを見れば、 バイパスキャパシタをどこに配置するかは明らかでしょう。上記の回路モデルにおける寄生インダクタンスのため、バイパスキャパシタは電源ピンとグラウンドピンにできるだけ近く配置する必要があります。これは、多くのアプリケーションノートやコンポーネントのデータシートで見つかるアドバイスと一致しています。 寄生インダクタンスに関連するもう一つの考慮事項は、ICへの接続がどのようにルーティングされるかです。キャパシタからICピンへ短いトレースをルーティングするのではなく、キャパシタをビアを通じて直接グラウンドプレーンと電源プレーンに接続するべきです。 パッドとトレースの間隔要件をこの配置で守ることを確認してください。 なぜこのような配置が必要なのでしょうか?その理由は、グラウンド/パワープレーンの配置(プレーンが隣接する層にある限り)は非常に低い寄生インダクタンスを持つからです。実際、これはボード内で最も低い寄生インダクタンスの源です。ボードの裏側にバイパスコンデンサを配置できる場合、より良い配置を実現できるかもしれません。 デカップリングコンデンサの設計ガイドライン PDNで必要な PCBデカップリングキャパシタのサイズを決定した後、入力電圧の変動を補償できるように、どこかに配置する必要があります。実際には、複数を使用するのが最善で、並列に配置され、並列配置により有効な直列インダクタンスが低くなります。 古いガイドラインでは、基板上のどこにでも配置できるとされていました。しかし、これには注意が必要です。なぜなら、デカップリングキャパシタとターゲットICの間の寄生インダクタンスが増加し、PDNのインピーダンスとEMIへの感受性が高まる可能性があるからです。代わりに、エッジレートが速いICの場合、ターゲットICに近づけて配置するべきです。下の画像は、ICの近くに配置された典型的なバイパスおよびデカップリングキャパシタの配置を示しています。これは、キャパシタとICの間の寄生インダクタンスが非常に低いため、高速回路にとって最適な配置の一つです。