デカップリングコンデンサとバイパス配置ガイドライン

電力整合性の問題は通常、電源の観点から見られますが、ICからの出力を見ることも同じくらい重要です。デカップリングおよびバイパスコンデンサは、PDN上で見られる電力変動を補償することを目的としており、信号レベルが一貫しており、ICの電源/グラウンドピンで一定の電圧が見られることを保証します。次のPCBでこれらのコンポーネントを成功裏に使用するための重要なバイパスおよびデカップリングコンデンサ設計ガイドラインをいくつかまとめました。このブログでは、バイパスコンデンサとデカップリングコンデンサの違いについて取り上げます。

2つの関連する電力整合性の問題

デカップリングキャパシタとバイパスキャパシタは、異なる2つの電力整合性問題を解決するために使用されます。これらの電力整合性問題は関連していますが、異なる方法で現れます。最初に指摘すべき点は、「デカップリングキャパシタ」と「バイパスキャパシタ」という用語が電力整合性に使用される場合、それらは誤称であり、何もデカップルまたはバイパスしません。また、ノイズを地面に渡すわけでもありません。単に時間をかけて充電および放電し、ノイズの変動に対応します。これらの用語は、電力整合性戦略の一部としてこれらのキャパシタの機能を指します。

まず、デカップリングコンデンサを考慮しましょう。PCBデカップリングコンデンサの配置の目的は、低周波の電源ノイズ、PDN上のリンギング、およびPDN上のその他の電圧変動に対して、電源レール/プレーンとグラウンドプレーン間の電圧が一定に保たれるようにすることと一般に言われています。電源とグラウンドプレーンの間に配置されたデカップリングコンデンサは、プレーンと並列になり、これにより全体のPDN容量が増加します。実際には、インタープレーン容量が不足していることを補い、PDNインピーダンスを減少させるため、PDN電圧のリンギングが最小限に抑えられます。

バイパスコンデンサについて考えてみましょう。これらもPDNと駆動IC内で一定の電圧を維持することを目的としていますが、補償する電圧は出力ピンとPCBのグラウンドプレーンの間の電圧です。電源供給ピンとICのグラウンド接続の間に配置されていますが、異なる機能を果たします。それは、キャパシタからグラウンドへのバウンスを抑制することです。デジタルICがスイッチすると、ボンドワイヤー、パッケージ、ピンの寄生インダクタンスが原因で、ドライバーの出力とグラウンドの間の電圧が増加します。バイパスコンデンサは、グラウンドバウンス電圧とは反対の電圧を出力し、理想的には総電圧変動がゼロになるようにします。

上記のモデルでは、バイパスコンデンサ（CB）とICパッケージ/グラウンド接続上の漂遊インダクタンスL1を含む閉ループがあります。出力ピンとグラウンドプレーンの間で測定されるグラウンドバウンス電圧 V(GB)に注目してください。残りのインダクタンスはすべて寄生成分であり、バイパスコンデンサの応答時間に影響を与え、グラウンドバウンスを補償します。理想的なモデルでは、バイパスコンデンサによって見られる電圧は、スイッチング中に漂遊インダクタンスL1によって生成されるグラウンドバウンス電圧を補償します。

バイパスコンデンサの配置ガイドライン

キャパシタからグラウンドへのバウンスが発生する仕組みを見れば、バイパスキャパシタをどこに配置するかは明らかでしょう。上記の回路モデルにおける寄生インダクタンスのため、バイパスキャパシタは電源ピンとグラウンドピンにできるだけ近く配置する必要があります。これは、多くのアプリケーションノートやコンポーネントのデータシートで見つかるアドバイスと一致しています。

寄生インダクタンスに関連するもう一つの考慮事項は、ICへの接続がどのようにルーティングされるかです。キャパシタからICピンへ短いトレースをルーティングするのではなく、キャパシタをビアを通じて直接グラウンドプレーンと電源プレーンに接続するべきです。パッドとトレースの間隔要件をこの配置で守ることを確認してください。

なぜこのような配置が必要なのでしょうか？その理由は、グラウンド/パワープレーンの配置（プレーンが隣接する層にある限り）は非常に低い寄生インダクタンスを持つからです。実際、これはボード内で最も低い寄生インダクタンスの源です。ボードの裏側にバイパスコンデンサを配置できる場合、より良い配置を実現できるかもしれません。

デカップリングコンデンサの設計ガイドライン

PDNで必要なPCBデカップリングキャパシタのサイズを決定した後、入力電圧の変動を補償できるように、どこかに配置する必要があります。実際には、複数を使用するのが最善で、並列に配置され、並列配置により有効な直列インダクタンスが低くなります。

古いガイドラインでは、基板上のどこにでも配置できるとされていました。しかし、これには注意が必要です。なぜなら、デカップリングキャパシタとターゲットICの間の寄生インダクタンスが増加し、PDNのインピーダンスとEMIへの感受性が高まる可能性があるからです。代わりに、エッジレートが速いICの場合、ターゲットICに近づけて配置するべきです。下の画像は、ICの近くに配置された典型的なバイパスおよびデカップリングキャパシタの配置を示しています。これは、キャパシタとICの間の寄生インダクタンスが非常に低いため、高速回路にとって最適な配置の一つです。

これは側面図であり、パッドの一見奇妙な配置が示されていますが、プレーンと表面層との間の接続が重要な点です。表面層ではなく内部層に戻るルーティングは、ループインダクタンスを最小限に抑えます。

PDNインピーダンスのモデリングに注意しましょう

PDNのインピーダンスは、PDN上の任意の過渡電圧リンギングの大きさを決定します（電源とグラウンドの間で測定されます）。しかし、バイパスコンデンサも電源とグラウンドの間に接続されているため、PDNの一部でもあります！バイパスおよびデカップリングコンデンサの配置、および寄生容量と寄生インダクタンスは、共にPDNのインピーダンススペクトルを決定し、共振と反共振の複雑な構造を作り出します。

PDN最適化ツールをオンラインで見つけることができますが、それらはすべての寄生回路要素がゼロであると仮定していますが、これは現実とは一致しません。回路モデルでは、デカップリング/バイパスコンデンサをどのように配置しても（小さいものから大きいものへ、またはその逆でも）問題ありません。実際のレイアウトでは、寄生要素が重要です（上述のように）、特に高速/低レベルのICにとっては特にそうです。

Altium Designer®のレイアウトおよび回路図設計ツールを使用すると、次のPCBで最適なバイパスおよびPCBデカップリングキャパシタ設計ガイドラインを簡単に実装できます。回路シミュレーションツールのスイートは、PDN共振構造のアイデアを提供するのに役立ちます。また、コンポーネントデータの管理、生産準備、およびバルクキャパシタとデカップリングキャパシタの選択に関する情報にアクセスできる幅広いツールも利用できます。

今すぐ無料トライアルのAltium Designerをダウンロードして、業界最高のレイアウト、シミュレーション、および生産計画ツールについてもっと学びましょう。今日Altiumの専門家に相談して、もっと詳しく知ることができます。