Filter
Clear
Tags by Type
Software
PCBデータ管理とは PCBデータ管理とは? どんなPCBでも、優れた設計と製造にはデータ管理がつきものです。各PCBプロジェクトには、コンポーネントやフロントエンド回路図、物理レイアウト、製造ファイルに関する大量のデータが含まれています。お使いのPCB設計ソフトウェアには含まれていない他のドキュメントが必要となるかもしれません。不完全なデータや古いデータを使うと想定通りの設計ができなくなるため、設計者はこれらのデータをすべて追跡、管理する必要があります。 PCBデータ管理では、複数の領域にまたがる要件と設計情報を扱います。まず、最終製品がどのように動作するか、またその仕様と許容差、動作環境についての機能要件があります。さまざまな形式(データシートや、設計ツールライブラリにデジタル保存されたものなど)で各コンポーネントに関連付けられたデータもあります。さらに、PCB自体、その材料特性、物理的レイアウト、生産要件に関するデータもあります。設計は必ずしもゼロから始まるとは限りません。以前成功した設計の一部を再利用しなければならない場合もあります。 設計者は、以下の重要事項を考慮しなくてはなりません。 必要なデータはすべて揃っているか 設計データは正確で最新のものか 自分の知らないところで、誰かが変更を加えたか この記事では、こうした事項を確認するために役立つ情報と、最新のツールがプロの設計会社やOEMのデータ管理プロセスをどのように変えているかについてご紹介します。 PCBデータ管理とは? PCBデータ管理は、プリント回路基板の設計、製造、実装に使われるデータの取得、保存、検証、使用法、分配、維持など、幅広い範囲にわたる作業を指します。PCB設計プロジェクトにおいてデータが作成、取得されるのは、以下のような場合です。 SOWやプロジェクト要件、デバイス要件を作成するとき フロントエンドエンジニアリングにおいて、予備設計が作成され、コンポーネントデータが収集されるとき 機械設計および電気設計をCADソフトウェアで作成する、物理設計の作業中 設計が製造に転送され、最終的な設計データが製造用に準備されるとき 設計プロセスの一部における、設計に関する決定は、筐体の形の変更などといったその他の要素にも影響を及ぼします。それによって、 PCBコンポーネントが中に収まらなくなることもあります。操作環境を変更すると、異なる周囲温度やより高い振動レベルに対応できるような設計を行う必要が出てきます。論理回路セクションの設計は、異なる許容差を持つ電力供給に適したものでなければならなくなるかもしれません。想定される変更点は莫大な量となります。いかなる変更も突き止めるられるデータ管理プロセスは必須です。 これらの問題は、PCBレベルであろうと機械設計であろうと、新製品に関する共同作業を行う場合に拡大します。たとえば、仕様が変更されたことや、物理的または電気的特性が異なる別のコンポーネントが設計に入れ込まれたことなどを、設計チームの全員がプロセス内で確実に把握する必要があります。すべてのデータで、変更や新しい情報が追跡され、それが設計チームの全員が見られる共有システムにコンパイルされると、すべてのプロジェクト関係者が表示およびアクセスできるようになります。 この概念についてもう少し詳しくご説明します。データ自体の管理について取り上げる前に、どんな情報を取得すべきか、またこの情報をどこでどのように取得するのかについて見ていきたいと思います。 PCB業界にしばらくいた方なら、PCB設計の一般的なプロセスについてはほとんどご存じでしょう。ほとんどのPCB設計では始めに同じか非常によく似た情報を使い、ソースは多くの場合同じものです。栄養豊かな地面に植えられたどんぐりが大きな木に成長するようなものです。また、最初の情報こそプロジェクト全体の成功に大きくかかわってきます。PCB設計の最初に使う情報が正確でなければ、その設計も正確なものにならない可能性が高くなります。この段階で注力すべきは、情報の量よりも質であるということをしっかりと覚えておきましょう。 データの作成と取得 データは、PCB設計チーム、製品メーカー、外部請負業者、最終顧客を含むすべてのプロジェクト関係者によって作成、編集されます。このようなデータには以下が含まれますが、必ずしもこれだけに限定されるわけではありません。
パワープレイ - 電力供給システムの設計に成功する パワープレイ - 電力供給システムの成功設計 業界全体を通じて、最も問題を引き起こし続ける設計要素は電力供給システム(PDS)です。そして、コンサルティング会社として、過去数年間にわたり私たちが解決に呼び出された問題の大半は、常にPDSの問題に集中していました。以前のブログで述べたガードトレースとその非効率性についての話と同様に、EMIの問題を解決するために呼び出されるたびに、私たちは常にPDSの修正に取り組んできました。 この記事では、PDS設計の課題がどのようにして生じ、それらを軽減するために使用された方法について議論します。この記事の第2部では、超低電力実装のためのPDS設計について取り上げます。 少しの歴史と多くの問題 まず、基本から:すべてのPDSには、電力が流れる場所と直列にインダクタンス(Lpとして表される)と抵抗(Rpとして表される)があります。低電流では、抵抗は問題になりません。低周波数では、インダクタンスも問題になりません。周波数を上げ始めると、インダクタンスは劣化の主要な原因となります。 では、インダクタンスや抵抗が問題となり始めた時期を少し振り返ってみましょう。最も重要なのは、PDS設計の「ブラックマジック」がいつ登場したかを見ることです。 両面ボードの使用を開始したとき、その上の信号の立ち上がり時間は時に数十ナノ秒にも及びました。周波数成分は非常に低く、結果としてボード上のトレースは問題を引き起こしませんでした。全ての電力はトレースではなく平面で配線されていました。各ICのルートパスに、+5とグラウンドの間にキャパシタを配置するだけで十分でした。その後、ECL(エミッタ結合ロジック)が登場しました。 ECL技術は、ボード上に平面がなければ決して機能しませんでした。なぜなら、立ち上がり時間がナノ秒未満だったからです。これが、電力分配にトレースを使用することが許容されなくなった時期です。立ち上がり時間が速いため、トレースで電力を接続することはできませんでした。インダクタンスが大きすぎました。そのため、ECL技術の最初から常に電力平面ペアが存在しました。ECL技術を設計に使用するエンジニアはこれを理解し、電力平面を使用しました。 さて、TTL(トランジスタ・トランジスタ・ロジック)に移りましょう。基本的なTTLでは、トレースで電力を配線できました。その後、ASTTL(Advanced Schottky TTL)の時代が到来しました。これはECLと同じ速さでしたが、それを使用して製品を設計していたエンジニアは、遅いTTLを使用していたときと同じ方法を試み、回路が安定しませんでした。その結果、恐ろしいEMI(電磁干渉)が発生しました。人々は.1および.01マイクロファラドのキャパシタを使用してみましたが、うまくいきませんでした。そして、それがすべての「ブラックマジック」ルールが登場し始めたときです。 公共の領域にEMIエンジニアはほとんどおらず、TTLを使用していたエンジニアが伝送線、電力供給、高速信号の配線などを理解していなかったため、本当に困難な状況に陥りました。製品がEMIテストレンジで失敗すると、設計エンジニアはテストを行っている人に何をすべきか尋ね、テストエンジニア(PDS設計を理解していない)は、問題を改善するために他の誰かが行ったことを引用し、それがリストに記載されて回されました。これらのリストが「ブラックマジック」ルールの起源でした。 PDS設計およびそれ以降におけるキャパシタの役割 「ブラックマジック」のルールの結果の一つは、PDSを設計する際に、人々がPDSの問題を修正しようとして基板に多くのキャパシタを配置する傾向があったことですが、それらのキャパシタがどのように機能するか、または機能しないかを本当に理解していませんでした。ここからデカップリングキャパシタの概念が生まれました。実際には、これらのキャパシタは何もデカップリングしません。代わりに、スイッチングイベントをサポートするための局所的な電荷源を提供します。 「クーロンバケット」として言及される方が適切です。なぜなら、スイッチングイベントをサポートするために使用されるクーロンの電荷を蓄えるからです。(クーロンは、国際単位系の電荷の単位です。1アンペアの一定の電流が1秒間に運ぶ電荷です)。使用されるキャパシタが適切なサイズでない場合や、関与する周波数で機能しない場合、結果としてVddにリップルが発生します。(Vddは、MOSまたはCMOSトランジスタまたはICのドレイン端に接続される電源の端子で、通常は電源の最も正のレールです)。このトピックに関する徹底的な取り扱いは、Lee RitcheyのAltium Resourceの記事「Win at Power Delivery System