우리 모두 중요 길이 규칙 인용을 그만할 수 있을까요?

고속 PCB 설계 규칙 중 하나는 그 시작부터 과다하게 전달되고 잘못 이해된 규칙이 있습니다: 전송선 중요 길이 규칙입니다. 이 규칙은 또한 25% 상승 시간 규칙으로 알려져 있습니다. 규칙은 기본적으로 디지털 신호가 이동하는 거리의 25%보다 트레이스의 길이가 짧으면 트레이스 임피던스를 계산할 필요가 없다고 명시하는 조건을 제시합니다.

이 규칙은 새로운 설계자들 사이에서 자주 인용되어 많은 사람들이 단순히 이를 암송하는 것만으로도 전문가로 자처합니다. 여기서 주된 문제는 맥락의 심각한 부족입니다. 상승 시간 동안 이동하는 거리의 1/2, 1/3, 1/4, 1/5, 1/6, 1/8, 1/10, 1/12, 1/20이라고 인용하는 설계자들을 보았습니다. 불행히도, 다음 사실을 깨달아야 합니다:

위의 모든 값들은 서로 모순되며, 규칙은 특정 상황에서만 사용되어야 합니다.

디자인 규칙에 따라 9가지 다른 가능한 값을 따를 수 있다면, 그것은 아마도 쓸모없는 디자인 규칙일 것입니다. 이 규칙을 사용한다면, 그저 추측하는 것에 불과합니다. 따라서, 이 개념은 디자인 규칙으로 사용되어서는 안 된다고 선언하는 데에 안심합니다. 그 이유를 아래에서 설명하겠습니다.

디자이너가 중요 길이 규칙을 사용하는 이유

디자이너가 이 디자인 규칙을 인용하는 가장 흔한 이유는 임피던스 사양이 있는 버스에 대해 임피던스를 계산하고 싶지 않아서 핑계를 대고 싶어하기 때문입니다. 기술의 역사에서 이 시점에, 수백 개의 무료 온라인 계산기가 있고, PCB 디자인 소프트웨어에 임피던스 계산기가 포함되어 있는 상황에서, 이러한 접근 방식은 단지 게으름에 불과합니다. 임피던스를 계산하는 것이 이보다 더 쉬워진 적이 없으므로, 프로가 되고자 하는 디자이너라면 이를 피할 변명이 없어야 합니다.

중요 길이를 정의할 수 있는 이유는 전송선을 통해 들어가는 입력 임피던스와 관련이 있습니다. 디지털 구성 요소가 신호를 소싱할 때, 신호는 전송선에 들어가면서 입력 임피던스를 보게 되며, 입력 임피던스는 다음 요소에 따라 달라집니다:

• 소스와 부하 사이의 거리
• Z와 부하 임피던스 사이의 백분율 차이₀

다음 다이어그램에서 인터커넥트의 소스 측에서 입력 임피던스가 발생하는 위치를 볼 수 있습니다.

중요 길이 규칙을 사용하고 싶다면 이해해야 할 것은 입력 임피던스 값입니다. 이는 매칭되지 않은 전송선이 주파수의 함수로 입력 임피던스와 동일한 임피던스를 가진 것처럼 보일 것이기 때문입니다.

중요 길이를 올바르게 계산하는 방법

모두가 이 설계 규칙을 진리로 계속 인용하기 때문에, 실제로 올바른 중요 길이를 결정하는 방법을 보여드리겠습니다. 중요 길이를 결정하기 위해서는 먼저 왜 중요 길이를 정의할 수 있는지를 이해해야 합니다.

중요 길이를 정의할 수 있는 이유는 전송선을 연결하는 부하 임피던스가 길어질 때 입력 임피던스가 부하 임피던스와 같지 않을 수 있기 때문입니다. 일반적으로 입력 임피던스가 채널의 목표 임피던스 사양과 같기를 원합니다.

그러므로 이 계산을 시작하기 전에 다음 입력이 필요합니다:

• 인터페이스의 목표 임피던스(보통 50 옴)
• 부하의 입력 임피던스
• 전송선의 현재 특성 임피던스
• 선과 목표 임피던스 사이의 허용 가능한 편차
• 디지털 신호에 대한 일정한 대역폭 제한
• 전송선상의 전파 상수.

이 목록에서 상승 시간은 전혀 필요하지 않다는 점에 유의하십시오. 상승 시간은 중요 길이를 결정하는 데 아무런 역할을 하지 않습니다. 사람들이 상승 시간의 일부로 중요 길이를 정량화할 수 있다는 사실은 단지 우연의 일치입니다. 아래 예시가 그 이유를 보여줍니다.

마이크로스트립을 사용한 예

이제 이러한 점들을 보여주기 위한 간단한 시뮬레이션을 살펴보겠습니다. 50옴 임피던스 사양으로 소스와 부하를 연결하는 마이크로스트립(5밀 레이어, Dk = 4, Df = 0.02, 도체 손실 무시)을 가지고 있다고 가정해 보겠습니다. 단순화를 위해, 부하가 50옴으로 종단되고 부하에서 1ns의 10%-90% 상승 시간과 350MHz의 채널 대역폭을 기대할 수 있을 만큼 충분한 부하 커패시턴스를 가지고 있다고 가정해 보겠습니다. 이 "사용 가능한 신호 대역폭"은 오직 -3 dB 채널 대역폭 근사치에만 기반하고 있으며, 이 근사치는 매우 특정한 경우에만 정확하다는 점을 유의해 주십시오. 여기서는 개념을 시연하기 위해 사용되었습니다.

먼저, 우리가 80옴의 특성 임피던스를 가진 선을 배치했다고 가정하고, 단순화를 위해 손실을 무시하겠습니다. 아래 그래프는 우리의 350MHz 채널 대역폭 제한을 기반으로 한 이 선의 입력 임피던스를 보여줍니다. 입력 임피던스에서 너무 많은 편차를 보기 전에 이 선을 얼마나 길게 만들 수 있을까요?

아래 그래프는 특성 임피던스가 80, 70, 60 옴인 마이크로스트립의 결과를 보여줍니다. x축은 상승 시간 동안 이동한 길이의 비율로 선 길이를 나타냅니다(이를 상승 시간 길이라고 명명했습니다). y축은 입력 임피던스와 목표 임피던스 50 옴 사이의 편차 비율을 보여줍니다. 점선은 임피던스 편차 한계 20%에서의 x축 비율을 보여줍니다.

이것을 어떻게 해석해야 할까요?

위에서 표시한 20% 임피던스 편차 한계에 도달하도록 채널을 설계한다고 가정해 봅시다. 즉, 우리 인터페이스의 임피던스 허용 오차는 ±20%를 넘지 않습니다. 80 옴 선의 경우, 중요 길이는 상승 시간 길이의 23%가 됩니다. 반면 60 옴 선의 경우, 중요 길이는 40%가 됩니다. 선의 특성 임피던스가 50 옴에 가까워지면, 중요 길이는 무한대에 가까워집니다.

이제 10%의 훨씬 현실적인 임피던스 편차를 가진 500 MHz의 대역폭이 필요하다고 가정해 봅시다. 이 세 마이크로스트립의 중요 길이는 어떻게 될까요? 아래 그래프는 중요 길이가 훨씬 작아진다는 것을 보여줍니다. 80 옴 선의 경우, 중요 길이는 약 11%가 되며, 60 옴 선의 경우는 18%가 됩니다.

위의 예에서는 단순화를 위해 대역폭을 500MHz로 임의로 설정했습니다. 하지만 대부분의 실제 경우에 무릎 주파수는 사용되어서는 안 된다는 것을 기억하세요 rise time과 대역폭 사이에 명확한 관계가 없는 다른 많은 비트스트림이 있기 때문입니다. 이더넷, 초고속 SerDes, 특수 로직 인터페이스(예: FPGA로 생성됨)를 포함한 모든 PAM 변조 채널에 이 속성이 있습니다. 무선 시스템에서 FM 신호나 QAM 신호와 같은 경우에는 채널이 디지털 데이터를 전송하고 있음에도 불구하고 "rise time"이 전혀 없습니다; 그 경우에 어떻게 중요 길이를 정의할까요? (힌트: 이는 반송파 파장을 포함할 것입니다)

중요 결과

중요 길이가 선로의 특성 임피던스에 따라 달라진다는 것은 매우 분명합니다. 예상대로, 약간의 임피던스 차이와 대역폭 변화가 중요 길이에 큰 변화를 일으킨다는 사실이 놀랍지 않아야 합니다. 하지만 더 중요한 것은 위의 결과가 중요 길이에 대해 매우 중요한 것을 보여줍니다:

다시 한 번 말씀드리겠습니다: 중요 길이는 상승 시간에 명시적으로 의존하지 않으며, 중요한 것은 필요한 채널 대역폭입니다. 두 번째 중요한 결과는 다음과 같습니다:

위의 계산에서, 저는 부하 임피던스, 이로 인해 설정되는 채널 대역폭, 그리고 부하에서의 결과 상승 시간에 대해 매우 관대한 가정을 했습니다. 실제로 이러한 숫자는 매우 다를 수 있으므로, 우리의 동등한 "상승 시간 길이"도 매우 다를 것입니다. 이는 또 다른 점을 강조합니다:

훨씬 현실적인 선에서, 모든 손실을 포함하고 부하 용량/패키지 인덕턴스/의도적으로 배치된 종단을 고려할 때, 대역폭 대비 상승 시간 관계는 매우 복잡합니다. 기본적인 사각파 이진 신호를 다루고 있다면, -3 dB 대역폭을 결정하기 위해 초월 방정식을 풀어야 합니다. 이것은 긴 채널로 들어갈 때 손실과 기생성분이 있는 경우 무릎 주파수 개념을 피해야 하는 또 다른 이유입니다.

임계 길이 규칙을 사용해야 할 때가 있나요?

고속 인터페이스에 임피던스 사양이 있다면, 임계 길이 규칙을 절대 사용해서는 안 됩니다. 그냥 임피던스를 계산하세요, 관련된 수학은 간단합니다. 정확한 추정치를 제공하는 무료 임피던스 계산기도 찾을 수 있습니다.

클라이언트와의 작업에서 저는 전문 프로젝트에서 임계 길이 규칙을 사용한 적이 없습니다. 단 한 가지 예외는 임피던스 사양이 없지만 매우 빠른 상승 시간을 가진 푸시-풀 버스였습니다. 여기서 정말 중요한 예는 SPI나 빠른 GPIOs입니다; SPI 트레이스 임피던스 사양은 없지만, 일부 SoC에서는 몇 ns에 불과한 상승 시간과 현실적인 부하 용량이 있을 수 있습니다. 같은 일이 일부 고급 구성요소에서 GPIO에도 발생할 수 있습니다.

아래 이미지는 레이더 모듈용으로 많은 클라이언트 프로젝트에서 사용한 AWR2243 트랜시버의 데이터시트에 있는 두 개의 표를 보여줍니다. SPI 라인과 GPIO가 매우 짧은 상승 시간으로 동작할 수 있음을 볼 수 있습니다.

SPI 버스와 일부 GPIO 라인은 실제로 매우 길어질 수 있으며, 이 경우 드라이버 출력 임피던스와 일치시키기 위해 일련의 저항이 필요할 수 있습니다. 시리즈 저항은 또한 출력 신호를 늦추는데, 이는 EMI에 도움이 됩니다.

이것은 중요한 길이 규칙을 사용해야 하는 경우의 유형이지만, 여전히 대역폭 결정이 필요합니다(아마도 샘플링 속도나 상승 시간에 기반하여). 이 경우, 실제로 규칙을 사용하는 유일한 이유는 버스에 종단 시리즈 저항을 배치할지 여부를 결정하기 위함입니다. 그러나 여기서 중요한 점은 어떤 목표 임피던스와도 비교하지 않는다는 것입니다! 이 경우에는 트레이스 폭을 선택할 수 있기 때문에 이 라인들의 임피던스를 선택할 수 있다는 것을 기억하세요.

요약

위에서 본 바와 같이, 중요 길이 설계 규칙을 올바르게 사용하려면 적어도 3개의 임피던스 계산이 필요하며, 이에는 6개의 입력 값이 필요합니다. 우리는 아직 대역폭 부분을 다루지 않았는데, 이는 전송선을 사용하여 올바르게 해결해야 하는 초월 방정식을 푸는 것을 요구합니다. 따라서, 중요 길이 개념을 임피던스 계산을 피하기 위한 변명으로 사용하는 것은 상당히 아이러니한 일입니다. 특히 이를 올바르게 구현하기 위해서는 임피던스 계산이 필요할 때 말이죠.

이것은 제가 주장하고 싶은 주요 포인트를 강조하는 것 같습니다:

이 개념은 설계 규칙으로 사용되어서는 안 되지만, S11 플롯에서 높은 반환 손실과 같은 것을 볼 수 있는 이유를 이해하는 데 유용한 설명 도구로서 여전히 유용합니다. S11은 기본적으로 입력 임피던스를 알려주며, 특정 주파수에서 입력 임피던스가 목표 임피던스와 매우 다를 수 있다는 것을 발검할 수 있습니다. 입력 임피던스 계산을 포함한 “중요 길이 분석”은 TDR 측정을 보는 것과 유사하게 큰 반환 손실을 생성하는 매우 특정한 특징을 식별하는 데 사용될 수 있습니다.

이 문제의 전체 수학이 매우 복잡해지고 전송선 전달 함수의 조작을 포함하기 때문에, 이 내용은 다른 기사나 외부 저널 기사로 미루겠습니다.

중요 길이와 관련된 이 문제를 피하고 싶다면, Altium Designer®의 Layer Stack Manager에서 임피던스 계산기를 사용하세요. 디자인을 마치고 제조업체에 파일을 릴리스하고 싶을 때, Altium 365™ 플랫폼은 프로젝트를 협업하고 공유하기 쉽게 만들어 줍니다.

Altium Designer와 Altium 365로 가능한 것의 표면만 긁어본 것입니다. 오늘 Altium Designer + Altium 365의 무료 체험을 시작하세요.