Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

Altium Designer - 回路・基板設計ソフトウェア

ベリードビアおよびブラインドビアを使用した効率的な高密度相互接続PCBの設計方法

ベリードビアおよびブラインドビアを使用した効率的な高密度相互接続PCBの設計方法スペースとお金の節約ムーアの法則は、集積回路（IC）のトランジスター数が2年ごとにおよそ2倍になると予測しています。1965年以降この法則のとおりにトランジスター数は増加してきましたが、トランジスターのサイズがより遅いペースで縮小するにつれて、増加のペースは減速する可能性があります。ムーアの法則は限界に近づいている可能性がある一方、より小型で高性能のPCBの需要は高まるばかりです。幸い、今日の設計者は、高密度相互接続（HDI）基板のスペースの制約に対処するために利用できる技術がいくつかあります。HDI基板のスペースおよびお金を節約できる方法の1つは、さまざまなビアを使用することです。 HDI PCBのスペースを節約できるビアには主に2つのタイプ、ブラインドビアとベリードビアがあります。メモリーをすばやくリフレッシュするため、ブラインドビアは、基板を完全に貫通せず端部が基板内にあるスルーホールビアに似ています。ベリードビアは外層とは接続せず、基板内の内層とのみ接続します。基板面積を節約するにはブラインドビアおよびベリードビアを使用する主な理由は、PCBの基板面積を節約するためです。うまくすれば、ブラインドビアおよびベリードビアで8層基板を6層基板に減らすこともできます。表面実装技術（SMT）、特にボールグリッドアレイ（BGA）での表面スペースの節約では、これらのビアはとりわけ有効です。ブラインドビアはスルーホールビアよりも50％多く外層スペースを節約できます。基板の片側のみがドリル加工されているので、ブラインドビアの閉鎖端部に直接SMTコンポーネントを配置できます。これで、最後のSMTコンポーネントのスペースが確保されます。残業続きで睡眠不足の場合は、ブラインドビアの開放端部にSMTコンポーネントを配置しないよう注意してください。ベリードビアも、 SMTのスペースを節約する同じ方法で使用することができます。 BGAのbreakout channelによってもっと余裕ができれば、と願ったことがありますか? もしあれば、おそらく100万ドルか新しい家を望んだことがあるはずです。いずれにしても、ブラインドビアおよびベリードビアによってこのマンネリな願いを実現させることができます。厄介なスルーホールは、SMTのスペースを占拠するだけでなく、BGAブレイクアウトチャネルも分断します。SMTと同様に、スルーホールビアの代わりにブラインドビアまたはベリードビアを使用して、 breakout channelを広げることができます。breakout channelの幅をどれだけ広げるかによって、PCB内の信号層をなくせることがあります。 EMIに関する考慮事項これまでに、 EMIが問題であることは理解されていると思います。別途講義を受けずにこの問題を解決しようとお考えの場合、それは間違っています。

高速PCB設計でシグナルインテグリティを維持するための差動ペア配線

高速PCB設計でシグナルインテグリティを維持するための差動ペア配線配線の状態が良好でない高速信号私は過去に、お見合いをしたことがあります。ところが、見知らぬ相手の女性は遅刻の常習犯でした。時間通りにレストランに到着した私は20分ほど待った後に、約束をすっぽかされたのだと考えました。もう待つのはやめようと思ったとき、デートの相手が現れました。彼女の到着があと5分遅ければ、私たちが出会うことはなかったでしょう。高速PCBの設計でも、これと同じようなことが起こり得ます。それは、差動ペアが正しく配線されていない場合です。片方の信号が然るべき場所に到着しても、もう片方の信号が現れなければ万事休すです。デートをすっぽかされた信号の気持ちが傷つくことはないとはいえ、シグナルインテグリティーが低下したり、回路がまったく機能しなくなったりする問題が発生します。高速信号のための信頼できる橋渡し役として、双方が予定通り出会えるように配線を行う必要があります。差動配線に関するヒントとテクニックその後も私たちはデートを重ねましたが、私は相手が時間を守れるようにするためにいくつかのトリックを使いました。相手を騙すことは道徳的に議論の余地があるでしょう。ただし、このトリックの対象が差動ペア信号であれば、時間厳守を徹底させることでシグナルインテグリティーを確保できます。下記のヒントを参考にして、タイミングを踏まえた差動ペア配線を行いましょう。等長配線: 等長配線は差動ペア配線の最優先事項でしょう。片方の信号を放置したまま、もう片方だけで作業を進めるのは厳禁です。差動ペアの配線長が一致しないと、タイミング差によって相殺的干渉が発生し、シグナルインテグリティーが低下してしまいます。デートの相手の身長に対する好みが人によって違うのと同じように、配線長の不一致に対する耐性はそれぞれの回路によって異なります。設計を開始する前に、差動ペアを比較して、配線長の不一致に対するそれぞれの耐性を確認してください。並行配線: 差動ペア配線では並行配線が最善策です。並行配線はEMIを解消するだけでなく、等長配線にも役立ちます。電気的なクリアランスと沿面: 人間で言えば、今の恋人と昔の恋人に相当するように、それぞれ差動ペアはできるだけ近接させないことが肝心です。近接して配線した複数の差動ペアは、必ずマイナスの影響を及ぼし合います。十分な距離を保ことで、優勢度に関する衝突とEMIを最小限にすることができます。差動ペアは、EMIの影響を受けやすいコンポーネントにも近接させてはなりません。この距離はクリアランスと沿面の両方で測定されるものです。回路のクリアランスと沿面の要件は、さまざまな方法を使って満たすことができます。差動ペアをこのように配線しないこと鋭角は厳禁: 差動ペアは方向を一切変えることなく、まっすぐに配線することが最善です。とはいえ、PCBのレイアウトがそれを許さないこともあるでしょう。女性のなかにはなめらかな体型の男性を好む人もいますが、差動ペアは「必ず」なめらかなカーブを好みます。カーブが鋭角になると、はるかに多くのEMIが発生するため、方向を変える場合は45度以内にすることが望ましいでしょう。EMIはカーブの内側と外側で発生し得るため、これを両方で考慮に入れることが重要です。ビア: 一度に複数の恋人がいるのは、褒められたものではないでしょう。それと同じように、たくさんのビアを使うのも得策ではありません。ビアの配置は、シグナルインテグリティーの低下がわずかな場合にしか保証されません。ビアを使い過ぎるとシグナルインテグリティーが大幅に低下し、差動ペアで破壊的な反射が発生する恐れがあります。 PCBでビアを使わざるを得ない場合は、必ずスタブ長を短くするか、スタブのバックドリルを行ってください。ビアスタブは開口部のある伝送線路として機能するため、

スルーホール技術を使用する理由

スルーホール技術を使用する理由技術に関しては、特に電子設計では、常に前に目を向け、振り返ることはありません。しかし、時には、古い技術が死なず、それを排除できない場合もあるようです。ただし、必ず理由があります。より大きな利点がある新しいものを選択できるのに、なぜ品質の劣るものを使うのか ? その仮説に異議を唱えたいのです。このブログでは、表面実装技術（ SMT）が最適だと思われるのに、プリント回路基板（PCB）でスルーホール実装（THM）を使用するのはなぜか? 、という問いに答えます。はじめに、 PCB設計プロセスに関連するので、スルーホール実装技術と表面実装技術の概要を簡単に説明しましょう。スルーホールコンポーネントスルーホールコンポーネントには、ラジアルとアキシャルの2タイプのリードがあります。アキシャルのスルーホールコンポーネントは、コンポーネントの対称軸に沿って延びており、ラジアルのコンポーネントは、基板上の同じ面から平行に突き出ています。スルーホールコンポーネントの側面図 PCB上のスルーホールコンポーネント表面実装技術のコンポーネント最近のPCB設計では、次のようになっています。表面実装技術（SMT）は、今日最もよく使用されているパッケージ技術です。これらのタイプのコンポーネントのリードは、非常に小さいか、またはありません。というのも、設計プロセスの間にPCBの表面に直接ハンダ付けされるのが、その主な目的になっているからです。表面実装デバイススルーホール技術と表面実装技術の長所と短所スルーホール技術の長所と短所長所短所

マルチチャンネルデザインで回路の複製を簡単に行う方法

マルチチャンネルデザインで回路の複製を簡単に行う方法回路のコピー、特にフラット設計でのコピーにはいくつかの固有の課題が存在し、設計者の悩みの種になります。マルチチャンネルデザインにより回路と配線のデータを効率的にコピーすることで、フラット設計に関連する一般的な課題を解決できます。

最新のPCBレイアウトの課題の解決方法

Whitepapers 最新のPCBレイアウトの課題の解決方法はじめに「ママ、子供たちを小さくしちゃったよ」、「世界って小さいんだね」。ディズニーファンにはおなじみのフレーズです。しかし、これらのフレーズを使って、プリント基板(PCB)設計の継続的な小型化を同様に簡単に表現できます(図1)。以下の統計を考えてください。過去10年間で平方インチ当たりのピン数が3倍になった一方で、基板面積は比較的一定に維持されました。 15年間で、部品1個当たりの平均ピン数が4 ～ 5分の1に減った一方で、平均部品点数が4倍になりました。設計のピン数は3倍になり、ピン間の接続数は倍増しました。その結果、部品と最終製品が小さくなるにつれて、PCBレイアウトはより高密度かつ複雑になりました。PCBの小型化と複雑性がともに高まることで、全ての部品を調和させ確実に動作させる責任があるPCB設計者は複数の課題に直面しています。ある調査では、エレクトロニクス企業の53%が、最も競争力のある製品を低コストでより迅速に市場に投入しようとする際にPCBの複雑性が増大することが主な課題であると回答しました。PCBレイアウトの最も一般的な課題の一部を以下に示します。多ピンボールグリッドアレイ(BGA)の配線小さく不規則な形状の製品に適合するフレキシブルPCBの設計層数を増加させることなくPCBレイアウト密度を高めること複雑な多層PCB設計における電圧降下の回避効果的なECAD-MCAD統合と製造業者とのよりよいコミュニケーションの確保高密度で複雑なPCB上に十分なテストポイントを備えることこれらの課題は全て、最先端の統合PCBレイアウトソフトウェアによって軽減できます。 BGAの配線の課題を解決 BGAは、多ピン超高密度のPCBと集積回路(IC)のパッケージ化のための一般的な手法です。PCB設計者がBGAを選択するのは、小型化および機能要件を満たすのに必要な柔軟性を備えていながら、コスト効率を高めることができるためです。問題は、ピン数が増えピッチが細かくなるにしたがって、「BGAブレークアウト」(BGAの配線)がさらに難しくなるということです。非効率的な配線は層数を増加させ、ひいてはコストを押し上げ、シグナルインテグリティの問題、層間剥離、ビアのアスペクト比の問題を発生させる場合があります。(※続きはPDFをダウンロードしてください) 今すぐ

Customer Success Stories MBARI Discover how Altium Designer + Altium 365 are helping power groundbreaking research on climate change and fostering a deeper understanding of our ecosystem with the Monterey Bay Aquarium Research Institute.