Mobile menu
Altium Designer
ホーム Altium Designer

Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新： Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

基板レイアウトツール Altium Designer 製品情報 Altium Designer クイックスタートガイド Altium Designer マニュアル
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
PFC回路設計と電源システムのレイアウト PFC回路設計と電源システムのレイアウト 1 min Thought Leadership 私たちが望むように、PCBへの電力入力が常にクリーンなDCや正弦波信号であるわけではありません。整流器からのDCは出力キャパシタからのリップルを含んでいることがあり、AC信号にはノイズが含まれていたり、完璧な正弦波ではないことがあります。これらの問題を修正する方法はいくつかあり、適切なフィルタ回路を選択するか、入力波を整形してシステム内の負荷に最大の電力出力を生み出すことができます。 AC電源システムを扱っている場合、電源での電流/電力の引き下げを行うか、または負荷への利用可能な電力を増加させるために、電力因数補正（PFC）が必要になることがあります。PFC回路はICとして入手可能ですが、高電圧/高電流システムの要求に対応することはできません。電力因数を1に近づけるために、PCB上に独自のPFC回路設計とレイアウトが必要になります。ここでは、独自のPFC回路を設計しシミュレートする方法と、PFC回路のレイアウトのヒントをいくつか紹介します。 電力因数補正とは何か？ 電源の力率は、実際に消費される実効電力と見かけの電力（RMSボルトおよびアンペアで）の比率であり、この数値は0から1の範囲です。ACソースに整流器を接続した 電源回路の典型的なスイッチングレギュレータは、入力電圧がそのピークに近づくと小さなバーストで電流を引き出します。入力線から引き出される電流が正弦波電圧波形から逸脱するほど、力率は小さくなります。力率は基本的に電力効率の別の指標です。 例として、レギュレータが96％効率的であると仮定します。全体の電源の力率が60％の場合、実際の効率は96％x 60％= 57.6％になります。PFC回路設計を使用する目的は、力率をできるだけ1に近づけることです。力率が1に近づくと、実際に消費される実効電力は、理想的なRMS入力電圧および電流を使用して計算する見かけの電力に近づきます。 新しい製品をヨーロッパで販売する予定がある場合、電源にPFCを適用することを確認する必要があります。最も重要な規制はEN61000-3-2で、少なくとも75Wの入力電力を持ち、サービス入口で最大16Aまで引き出す電力システムに適用されます。この規制は、レギュレータの入力で測定された39番目の高調波までの全高調波歪み（THD）にも制限を設けています。これはPFC回路のもう一つの利点を示しています。より大きな電力因数を持つ電源は、DCレギュレータの入力でTHDがほぼゼロになります。 PFC回路設計とトポロジー PFCコンバータは、 ブーストまたはバックトポロジーで実装できます。バックブーストトポロジーもありますが、入力電圧を通常、上げたり下げたりして一定レベルで調整する必要があるため、これほど人気はありません。バックとブーストの2つのバージョンは以下に示されています。これらの回路図が標準的なバックまたはブーストDC-DCコンバータから期待されるものと一致するなら、正解です！全体の回路図は同一ですが、これらの回路のコンポーネント選択が回路によって提供される電力因数の増加に影響を与えます。 PFC回路が一般的なスイッチングレギュレータと何が違うのか？PFC回路設計における重要な点は、適切な動作モードを選択することであり、これにはこの回路で正しいインダクタを選択することが含まれます。インダクタは、MOSFETがオンの間に入力電圧が上昇するにつれてインダクタを通る電流がどれだけ速く増加するかを決定します。MOSFETがオフに切り替えられると、インダクタは逆起電力を提供し、それによってより多くの電流を負荷に向けます。 インダクタのリップル波形は、一般的なスイッチングレギュレータの場合と同様に、インダクタのサイズによって決まります。インダクタが小さいほどリップル波は大きくなります。波形の制御は、MOSFETにPWMまたはPFMパルスを適用することで維持されます。以下に示される3つのPFC回路モードは、インダクタのサイズとMOSFETに適用される変調の種類によって決まります。以下の表は、各モードでの変調と電流特性をまとめたものです。 モード 変調 電流特性 CCM PWM 平均電流が理想的な正弦波電流に近く、リップルが低い、高速SiCショットキーダイオードを使用して効率を向上させる。最高の出力電力に最適。 記事を読む
回路図作成の事始め - 部品を探す・選ぶ・並べる 回路図作成の事始め - 部品を探す・選ぶ・並べる 1 min Blog 回路図の作成は、新しいシートを開いて、部品シンボルを配置する事から始めます。そして、そのシンボルを動かしたりワイヤーで接続したりしながら回路図を完成させます。今回はこの部品配置の段階で使う機能を中心に、順を追って利用方法をおさらいします。 ファイルベースのライブラリと、クラウドベースのライブラリ 既成の部品を利用して部品作成の手間を省く事により、素早く回路図を描き上げる事ができます。これには、その要となる社内のライブラリ環境の充実が重要ですが、現実には他のソースを利用しなくてはならない事も多いと思います。そこで、Altium Designerでは、ファイルベースとクラウドベースの、2種類の方法でライブラリが提供されています。ファイルベースのライブラリには「Components」パネル、クラウドベースのライブラリには「Manufacturer Part Search」パネルを使ってアクセスする事ができます。 なお、この2種類のライブラリの利用方法については、ブログ記事「 部品ライブラリとその活用法」をご覧ください。また、Altium DesignerではBXL形式で提供されているライブラリを利用する事ができます。この利用方法についてはブログ記事、「 BXL形式のライブラリを利用する」をご覧ください。 まず、使用するライブラリファイルを登録 ファイルベースのライブラリでは使用する部品を事前に登録しておかなくてはなりません。この登録はいつでもできますが、使用する予定の部品の全てを事前に登録しておき、回路図を描き始めた後はその作業に集中できるようにしておいた方が良いでしょう。 登録の際には回路図のシンボルだけでなく、フットプリントやシミュレーションモデル等の有無やその内容を確認し、目的に合ったものを選ばなくてはなりません。 使用するライブラリの登録はComponents パネルのメニューから、「利用できるファイルベースのライブラリ」画面を開いて行います。 なお、Components パネルは、[配置]メニューの[パーツ]コマンドの実行、または回路図編集画面の右下にある、[Panels]メニューから[Components]を選ぶ事によって表示されます。 部品を探す シートへの部品の配置は、Componentsパネルに表示されたリストから部品を選ぶ事によって行います。パネルには、登録されたライブラリファイルごとに、その中にある部品がリストアップされ、この中から目的のものを選んで配置します。 もし目的の部品が見つからない場合には、「ファイルベースのライブラリ検索」画面で他のライブラリを検索する事ができます。検索で見つかった部品は、Componentsパネルに一覧表示されます。 記事を読む
Excel スプレッドシートを使用したキャパシタのインピーダンス対周波数のモデリング Excel スプレッドシートを使用したキャパシタのインピーダンス対周波数のモデリング 1 min Whitepapers 以前の記事 で述べたように、2日間の設計コースのクラスノートに基づいて、電源サブシステムの設計を正しく行うことは、今日の高速PCB設計プロセスで最も難しい側面です。このプロセスの主要な側面は、最終製品で適切に機能するように電源をモデル化することです。このモデリング努力の重要な部分は、キャパシタのインピーダンス対周波数をモデル化できるようにすることに焦点を当てています。これは十分に単純で、Excelスプレッドシートを使用して行うことができます。 この記事では、キャパシタの集団がどのように選ばれるか、この努力の一環としてExcelスプレッドシートがどのように使用されるか、キャパシタを分析するためのSPICEモデルがどのように作成されるか、そして実際の回路と完全なPDNの要素に対する結果の予測がどれほど近いかを説明します。この記事で強調されるのは、Alteraから無料で提供されている PDNツールです。 キャパシタのインピーダンス対周波数を支配するものは何か？ Excelスプレッドシートを使用してキャパシタのインピーダンス対周波数をモデル化する方法について詳しく説明する前に、 キャパシタがどのように振る舞うかを理解することが重要です。 キャパシタには3つの要素があり、それらは以下の通りです： キャパシタ自体。 キャパシタと取り付けリードのインダクタンス。 導体の抵抗。 上記の要素は直列に発生し、RFエンジニアは結果として得られるデバイスを一連の調整回路としてラベル付けします。 キャパシタの振る舞いを理解するには、以下の基準に基づきます： 低周波数では、インピーダンスは非常に高いため、キャパシタの振る舞いは見えません。 高周波数では、キャパシタはインダクタとして機能します。 図1は、2つの一般的なキャパシタのインピーダンス対周波数を示しています。 低周波数では、キャパシタのインピーダンスは予想通りです。最終的に、寄生インダクティブリアクタンスとキャパシティブリアクタンスは一つの周波数で等しくなり、共振時のLC回路のように互いに打ち消し合います。グラフの下部では、キャパシタのインピーダンスはESR（等価直列抵抗）に等しくなります。 注：ESRは、コンポーネントリードを作る導体の有限の電気伝導率によるすべてのコンポーネントの寄生抵抗です。 コンデンサのグループは、回路内でのコンデンサの配置方法に依存して、直列共振と並列共振を示すことがあります。各共振は、特定の周波数（または周波数群）でインピーダンスが最小になるときに発生します。共振周波数の周辺では、コンデンサは電源で最も有用ですが、比較的狭い周波数範囲でのみ有用です。有用な周波数をより広い範囲に拡大することは、PDNで複数のコンデンサを使用する理由の一つです。 適切なインピーダンス計算 記事を読む
シングルボードコンピュータのレビューとまとめ 最高のシングルボードコンピューターのレビューとまとめ 5 min Blog シングルボードコンピュータは、マイクロコントローラーよりも高い計算能力が必要なプロジェクトを始めるのに興味深い方法を提供します。私たちの最新のシングルボードコンピューターレビューをご覧ください。 記事を読む
クラウドコラボレーションで電子機器のライフサイクルを管理しましょう クラウドコラボレーションで電子機器のライフサイクルを管理しましょう 1 min Blog 電子製品のライフサイクルは、コンポーネントのライフサイクルに大きく依存しているという点で興味深いものです。この関係にもかかわらず、すべての電子製品のライフサイクルは他の製品と同様の軌道をたどります。新製品は初期採用から始まり、後に持続的な成長を経てピーク採用に達し、より優れた機能を持つ新製品が登場すると徐々に衰退します。この事実を受け入れると、各フェーズの電子製品ライフサイクルを利用して、設計とビジネス戦略を計画する方法を決定できます。 もしチームが新製品に取り組んでおり、製品のライフサイクルをコントロールしたい場合、2種類のライフサイクルの可視性が必要です：完全なサプライチェーン情報と製品ライフサイクル管理です。Altium DesignerをAltium 365プラットフォーム上で使用することで、チームは電子製品ライフサイクルの両側面を見ることができます。製品ライフサイクルのこれらの側面についてどのように考え、なぜチームがこの可視性を必要とするかをここで説明します。 電子製品ライフサイクルに何が影響を与えるのか？ エレクトロニクスのライフサイクルは、いくつかの理由で短くなっています。エレクトロニクスにおいて、製品のライフサイクルは部分的にはその機能を実現するコンポーネントのライフサイクルに依存します。製品の寿命を通じて長いライフサイクルと再設計の回数を少なくすることを望む設計チームは、NRNDまたは廃止されたコンポーネントの原因を理解しています。これはビジネス上の問題でもあります：製品がコンポーネントの廃止とは無関係な理由で突然廃止されることがあります。 急速な技術開発と消費者の注意が短くなるこれらの日々において、任意の製品のエレクトロニクスのライフサイクルを予測することは難しくなります。ここでは、電子製品のライフサイクルに影響を与える要因のいくつかを紹介します： 消費者の需要。これはビジネス上の問題であると同時に設計上の問題でもあります。消費者の好みは時間とともに変化します。 競合製品のリリース。競合が市場シェアを脅かす製品をリリースすると、あなたの設計は適応する必要があります。これはハードウェアレベルでの変更を強いるかもしれず、再設計を引き起こす可能性があります。 コンポーネントの廃止。製品のコンポーネントがNRND廃止された場合、製品を大規模に生産し続けるためには製品を更新する必要があります。または、完全に新しい製品に置き換えるべきです。 新しいコンポーネントはより多くの機能を提供します。この点と前述の陳腐化に関する点は相互に排他的ではありません。しかし、コアコンポーネントの新しいバージョンが利用可能になると、設計中の現行コンポーネントが陳腐化するリスクが高まります。新しいバージョンが利用可能であれば、コンポーネントがNRND（新規設計非推奨）になる可能性がありますが、完全に廃止される前に生産が続けられることもあります。 下の画像では、進行中のプロジェクトの最近のリビジョンに対してActiveBOMドキュメントを開きました。設計プロセスの早い段階でサプライチェーンを確認しなかったため、在庫切れのコンポーネントやいくつかの陳腐化したコンポーネントを交換する必要がありました。デザイナーは、すでにシンボルとフットプリントを持っていた信頼できるコンポーネントに固執しました。幸いにも、これらの陳腐化したコンポーネント（下のショットキーダイオードを参照）はすべて標準的なパッケージングを持っていたので、再設計は迅速に進みました。もっと悪い状況になり得ました；中心的なSoCが陳腐化していた場合、私たちは（ボードとファームウェアのレベルで）大幅な再設計に直面していたでしょう。 このデバイスの長期ライフサイクルは短く、NRNDおよび陳腐化したコンポーネントが含まれています。製品を繰り返しリリースする場合、設計チームはその寿命を延ばすために代替コンポーネントを選択する必要があります。 この製品の再設計はどの程度広範囲にわたる必要がありますか？これはオープンな質問です。標準パッケージの受動部品のような単純なコンポーネントの場合、再設計はそれほど広範囲には及びません。熟練した設計者であれば、これらを比較的迅速に実装できます。SMD受動部品は標準パッケージで提供される傾向があるため、回路図とPCBレイアウトで代替コンポーネントを簡単に交換することができます。ICやSoCの場合、デバイスにコンパイルする任意のコードの前方互換性をコンポーネントメーカーに依存しなければならないため、巨大なリスクを負うことになります。コンポーネントがもはや調達できなくなるまで待つのではなく、適切な代替品に今すぐ交換する方が良いでしょう。 特殊なIC、特殊なSoC、センサー、またはその他のコンポーネントを備えた組み込みシステムの場合、必要とされる再設計はより広範囲に及び、製品のファームウェアにまで及ぶことがあります。標準的なIP（例えば、Arm Cortexコアで動作するMCU）を使用するよく知られたベンダーを選択している場合、ファームウェア開発に必要なライブラリは小さな変更で済むため、再設計や開発作業の範囲が縮小されます。 クラウドで電子機器のライフサイクルを管理する チームの全員が早期にコンポーネントのライフサイクル情報にアクセスでき、設計のライフサイクルステータスを追跡できるようにすることで、リデザインを予測する管理プロセスを作成できます。これは、適切なクラウド協業ツールを使用して、設計データをチーム全員と共有することにかかっています。 チーム全員が製品およびコンポーネントのライフサイクルの可視性を必要とする場合は、Altium 365上のAltium 記事を読む
Customer Success Stories BAE Systems Discover how BAE Systems improved project time frames while ensuring that designs perform as expected early in the development cycle using Altium Designer.
シルクからソルダーマスクまでのクリアランス：追加する必要があるPCB設計ルール シルクからはんだマスクまでのクリアランス：追加する必要があるPCB設計ルール 1 min Blog Altium 20を使い始めたとき、箱から出したそのままで、標準的なプリント基板（PCB）を作る方法に関してほぼ全てをカバーしているデフォルトの設計ルールチェック（DRC）に感銘を受けました。Altium Designerはデフォルトで「10ミル」ルールに設定されており、これは銅のトラックの標準的な間隔や幅が10ミルであることを意味します。さらに、他のほとんどの間隔もデフォルトで10ミルに設定されています。これにはトラック同士、パッドとトラック、スルーホールと他のパッドやビアとの間隔など、想像できるほぼ全てのものが含まれます。例外は、シルクとはんだマスクのクリアランスと、パッド周りのはんだマスクの拡張クリアランスで、どちらもデフォルトで4ミルに設定されています。 新しい設計を始めるということは、回路基板にとって重要なPCB設計ルールを選択することを意味します。このルールセットはPCB製造会社によってサポートされ、エンジニアが機能的な回路基板を設計するのを助けます。デフォルトの10ミルルールには例外が存在し、特に密度や複雑さが増すと、全く異なる設計ルールのセットが存在することがあります。例えば、ボールグリッドアレイ（BGA）フットプリントを持つ集積回路（IC）の下の領域などがそうです。 密度が増加するにつれて、または信号エッジレートが増加するにつれて、これらのルールが他の単位や複雑さのレベルでリストされることは珍しくありません。 PCB設計ルールは製造能力に合わせるべきです 私はよく「6ミルルール」で設計することを好みます。なぜなら、オンライン注文手続きを使用してPCB製造業者を通じて素早く小さな設計を行うからです。新しいPCBの設定をする際には、使用したいPCB製造の範囲と PCB製造予算の見積もりを決定します。 ルールセットと製造業者のタイプが決まったら、製造能力を調べてAltium Designerが理解できるルールやポリシーに翻訳する必要があります。しばしば、そのベンダーの能力をほぼ一行ごと、統計ごとに表す一般的な「xミルルール」ルールセットに加えて、ベンダー固有のルールセットを作成します。 複雑さが増すにつれて、それに応じてルールセットを適応させ、それが表す製造上の妥協点を理解することが重要になります。製造プロセスを理解することは、これらの場合に役立ちます。例えば、ボードの中心部はドリルから銅への登録が最も良好で、ルールをより柔軟に適用できる場所かもしれません。別の見方をすると、ルールを曲げ、製造能力を押し上げる必要がある場合には、可能な限り成功の確率を統計的に高めることが最善です。 デフォルトの設計ルールや IPC基準で定義されている典型的な導体間クリアランスに加えて、組み立て欠陥を生じさせることなく密度を高める必要がある場合に考慮すべき他のクリアランスがあります。これらのクリアランスには、多くの設計者がデフォルト値をそのまま使用することが多い、はんだマスク（または「はんだレジスト」）とシルクスクリーンが関係します。代わりに、Altium Designerが不必要なエラーを引き起こさないように、カスタム値を設定してください。 はんだマスクスリバー もし非常に高密度の設計を行っていて、パッドのクリアランスが非常にタイトになり始めた場合、パッド間に残るはんだマスクのスリバーを単純に除去できるエリアを定義することが理にかなっています。コンポーネントのパッド周りにはんだ抵抗の拡張が定義されている場合、マスクの開口部が重なっていれば、パッド間に残るはんだマスクはすでに除去されます。これにより、信頼性のある製造が難しい小さすぎるはんだマスクのスリバーを自動的に除去できます。 このルールは、特定のパッドクラス、特定のネット、さらには特定のフットプリント間のはんだストップマスクのスリバーを管理する簡単な方法を提供します。例として、上の画像では、1206フットプリントとすべてのパッド間の最小はんだマスクスリバーに制約を設定しました。異なる層間、異なるパッドクラス間で個別のルールを適用することができます。 はんだマスクの拡張 ルールを曲げる別の例は、高密度のピンやパッドの周りのはんだマスクの拡張を減らし、ピン/パッド間に十分なはんだマスクが残るようにすることです。これにより、 はんだダムとして機能し、組み立て中のはんだブリッジを防ぐことができます。これは明らかにトレードオフであり、はんだ抵抗のミスレジストレーションの余地が少なくなり、はんだ付けの可能性やはんだブリッジの可能性に影響を与える可能性があります。 記事を読む