Articles and Resources by Altium Designer.

Altium Designer 統合環境とは 1 min Blog 回路図を描く時には回路図エディタを起動し、プリント基板をレイアウトする時にはPCBエディタを起動する。これはプリント基板CADを利用する場合のごく普通の手順です。しかしAltium Designerでは違います。 Altium Designerではプラットフォームを起動するだけでよく、回路図を書く場合でもPCBをレイアウトする場合でも個々にプログラムを起動する必要はありません。何故なら、Altium Designerが真の統合ツールだからです。 Altium Designerのユーザーの皆さんは、このような独自性を意識することなく利用されていると思いますが、実はこの統合環境は他には見られない極めてユニークなものなのです。 Altium Designer統合環境のしくみ Altium Designerのプログラムは他とは異なり、クライアントとサーバーの 2つのパートに明確に分離されています。例えば回路図エディタを例にとると、ユーザーが画面を見ながらマウスやキーボードでツールとのやり取りを行う為のユーザーインターフェイスと、回路図の編集機能を提供するアプリケーションロジックの部分が分割され、それぞれ独立したプログラムとして実装されています。このユーザーインターフェイス部はクライアントモジュールとして実行ファイル（.exe）形式で用意され、アプリケーションロジック部はサーバーモジュールとしてダイナミックリンクライブラリ（.dll）で用意されています。このサーバーモジュールにはAPIが用意されており、クライアントはこのAPIを介してサーバーが持つ回路図編集機能にアクセスし、回路図エディタとしての機能を包括的に提供します。このクライアント部とサーバー部との分離は、PCBエディタ等の他のアプリケーションでも同様に行われています。そしてさらに重要なのは、一つのクライアントが全てのサーバーの共通のユーザーインターフェイスとして使用されるという事です。この構造をクライアント側から見ると、一つのクライアントに複数のサーバーが接続される形となり、接続された全てのサーバーをクライアントが単一のユーザーインターフェイスで束ねています。これはまさにツールの統合を意味します。そしてこのクライアントモジュールは統合プラットフォームとしてAltium Designer統合環境の根幹を成しています。 Altium Designerでは一つのクライアントに複数のサーバーがプラグインされる事によって統合環境が実現されます。クライアントモジュールは実行ファイル（exe）で提供され、サーバーモジュールはDLLで提供されます。DLLで提供される全てのアプリケーションはクライアントを起動するだけで利用できます。また異なるタスクに移行（例えば回路図編集からPCBレイアウト）する場合でも、オープンしたドキュメントの種類に合った画面が自動的に呼び出される為、恣意的なアプリケーションの切り替えは不要です。また、各サーバーのAPIは公開されており、ユーザーが独自に作成したアプリケーションからサーバーにアクセスする事ができます。この先進的な統合環境は、1995年にEDA/Clientという名で登場し、その後の改良に伴いDesign explorer、DXPプラットフォームと名を変え現在のX2プラットフォームに至ります。サーバーの分類

PCBシグナル：高速PCB設計の重要要素 2 min Blog 課題の理解どれくらいが長すぎるのか？インピーダンスのマッチングリターンエネルギーはどこで流れるのか？差動ペアビアについては？クロストーク時間に合わせて踊る基板材料レイヤー可能なレイヤースタックアップ課題の理解この記事の目的は、高速設計の主要な要素を紹介し、それぞれの要素がAltium Designerでどのように取り組まれているかを議論することです。この記事は高速設計の完全な議論を提供しようとするものではありません。そのため、高度に経験豊富で学識深い設計者やエンジニアが、この主題に関して優れた参考文献や書籍を多数執筆しています。この記事の研究中に使用された著者や論文へのリンクについては、参考文献セクションを参照してください。 PCB設計が高速設計であるとは具体적にはどういうことでしょうか？確かにそれは物事が迅速に行われることに関係していますが、ボード上で使用されるクロックレートだけの話ではありません。デバイスが高速でエッジを切り替えるとき、つまり、信号がルートを伝わってターゲットピンに到達する前に遷移が完了するほど迅速に状態が切り替わるデバイスが含まれている場合、その設計は高速設計とされます。この状況では、信号がソースピンに反射され、元の信号データが劣化または破壊される可能性があります。高速エッジを持つ信号は、ルートから放射して隣接するルートにカップリングすることも、さらに放射して電磁干渉（EMI）となり、製品が強制的な放射基準を満たさなくなることもあります。信号に高速のエッジがある場合、エネルギーがルーティングを通じて移動する方法が変わります。エッジレートがゆっくりと変化する回路では、エネルギーがパイプを通って水が流れるように、ルーティングを通じてエネルギーが流れると考えることができます。はい、水がパイプを押し通される際に摩擦によっていくらかのエネルギーが失われますが、基本的にはそのほとんどが他端に到達します。DCまたは低切替え周波数の回路では、ルートの抵抗を計算し、途中で失われるエネルギーの量が回路の性能に影響を与えないようにすることができます。高速設計ではそれほど単純ではありません。なぜなら、配線された銅を通じて電子として流れるエネルギーだけでなく、高速で切り替わる信号では、そのエネルギーの一部が配線された銅の周りを電磁エネルギーとして移動するからです。これで、あなたはもはや電子のための銅の経路を設計しているのではなく、プリント基板に埋め込まれた一連の伝送路を設計しているのです。

高速データ処理におけるキャリー伝搬遅延とは何か？ 1 min Thought Leadership 友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。伝播遅延のレビュー PCB内の伝播遅延（より適切には伝送遅延と呼ばれます）に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください並列データ処理における伝搬遅延とスキューデータを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体のスキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです（両方の加算器が同じ論理ファミリーからのものであると仮定）。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。シミュレーション結果を信頼できることを確認してください

製造の準備：PCBパネル化ソフトウェア 1 min Blog 製造業に従事している方や新製品を生産する予定がある方にとって、生産性が重要なキーワードです。産業革命以来、人時あたりの製品数を増やすことに焦点が当てられており、PCBも例外ではありません。新製品を市場に出す際、必要以上に注文に費用をかける理由は何でしょうか？ PCB製造プロセスの生産性を向上させる方法の一つは、適切なパネライゼーションスキームを使用することです。適切なPCB設計ソフトウェアを持っていれば、パネライゼーションは比較的簡単なプロセスとなり、ボードごとのコストを削減できます。外部のCADプログラムをパネライゼーションに使用したり、デフォルトの長方形の配置を使用する代わりに、PCB製造に特化した優れたCADパッケージを使用することで、各パネルから最大限の効果を得ることができます。パネライゼーションによる製造準備パネライゼーションは、標準サイズの単一パネル上に複数のボードを配列するプロセスです。これは、1枚の大きなPCB基板上にボードのコピーを作成するようなものと考えてください。単一のパネルを組み立ておよび分離機械を通すことは、おおよそ固定費となり、製造業者は通常、パネルごとのPCB価格を見積もります。目標は、工具の制約を満たしながら、単一のパネル上に可能な限り多くのボードを配置することです。製造、分離、および組み立てのためにパネライズされたボードを準備する方法の一つとして、パネライズされたPCBとPCB自体の両方にフィデューシャルマーカーを配置する必要があります。これらのマーカーはパターン認識マーカーとも呼ばれ、ピックアンドプレース機械がボードの向きを確認し、ボード上の異なる位置間の距離を測定するため、または指定された許容範囲を満たさないボードを拒否するために使用されます。フィデューシャルマーカーは一般的に、ボードの対角線上の角とパネルの対角線上の角に配置する必要があります。測定のためです。3つ目のフィデューシャルマーカーは、向きを確認するために別の角に配置できます。これにより、ピックアンドプレース機械やその他の組み立て機械がパネルが正しい向きでロードされたかどうかを判断でき、自動組み立て機械はこれらのマーカーを使用して、コンポーネントを正しい位置と向きで取り付けることができます。標準化された工具装置は、各パネルにサイズ制約を設けることもでき、ボード間の間隔を制約します。パネルの配置を計画したら、分離プロセスを考慮に入れ、ボード間に分離ツールのためのスペースを含める必要があります。ボードに使用される正確な工具処理は、主にその厚さと基板材料に依存します。非常に薄い基板を扱っていて、大きな機械的ストレスに耐えられない場合、レーザーカッターやCNCマシンのルータービットを使用して、各パネルを簡単に切り出すことができます。パネルが非常に薄くて広い場合、ルータービットは通常、基板の中心付近のストレスを減らすために遅く動作し、実際にはスループットを減少させることがあります。基板が厚くなったり、基板用の材料が頑丈なものを使用する場合、鋸を使用した手動または自動の切断プロセスでパネルから基板を分離することができます。一般的な方法の一つは、パネル内の各基板の周りにV字型の溝を配置し、ピザカッターに似た鋸を使用して、これらの溝に沿って切断することで基板を分離することです。基板を分離する方法に関わらず、基板にフィデューシャルマーカーを簡単に配置し、工具用のスペースを提供できるPCB設計ソフトウェアパッケージが必要になります。パネル化の計画を立てる際には、基板がどのように分離され、パネル上で必要なクリアランスがどの程度かを確認するために、製造業者に連絡することが最善です。 ECADソフトウェアでのパネル化一部のソフトウェアパッケージでは、CAD、パネライゼーション、製造業者向け納品物、および設計検証ツールを異なるプログラムやモジュールに分けています。これにより、基板を一つのプログラムで設計し、別のプログラムでパネライズし、そして設計プログラムで基準マークや工具仕様を定義する必要があります。時間の無駄とはこのことです... 設計ソフトウェアが部品表やパネライゼーション機能と別々の場合、プログラム間の切り替えに時間がかかります。設計をプログラム間で移動すると、レイアウトがパネライゼーションソフトウェアにインポートされる際にエラーが発生する可能性があります。さらに悪いことに、パネルを手動で描画する必要がある場合、正しい詳細を含めないとパネルの向きに曖昧さが残ります。曲がった基板を扱っている場合や、同じパネルに異なる基板を配置したい場合、パネルを手動で描画して最適化するのにさらに時間がかかります。パネライゼーションユーティリティとPCBソフトウェア間でデータをやり取りすると、互換性のエラーが発生しやすくなり、時間の無駄になります。代わりに、これらのツールが組み込まれたPCB設計パッケージが必要です。パネライゼーション設計ツールでは、基板がどのように配置され、製造業者によってどのように分離されるかを指定できるようにする必要があります。唯一、設計、製造データ生成、シミュレーション、およびサプライチェーン管理ツールを一つのパッケージに統合したPCB設計ソフトウェアは、 Altium Designer

SRAMとは何か？PCB設計のヒントとデータ損失の防止方法 1 min Thought Leadership SRAMは電源が切れるとデータを失います。編集ソフトウェアの最高の発明の一つは、最悪のタイミングでマーフィーの法則が発動するのを防ぐオートセーブ機能です。数十年前、オートセーブ機能が存在しないことが、「保存」ボタンを押すことを渋っていた私にとって悪化し、重要な大学の課題の数ページが文字通り消去されたとき、私はほとんど泣きました。電子機器では、SRAMを設計する際の課題を認識していないと、静的ランダムアクセスメモリ（SRAM）に格納されているデータ全体を失うリスクがあります。これは、SRAMが重要な変数を格納している場合、特にハードウェアの予測不可能な動作を引き起こす可能性があります。 SRAMとは何か、そしてどのように機能するのか？ SRAMは、組み込みシステム設計で一般的に使用される不揮発性メモリです。ロジカルビットで情報を格納し、動作電圧が供給されている限りその値を保持します。電源が切断されると、SRAM全体がデフォルト値、通常はロジック1に相当する値にリセットされます。 SRAMの内部は、複数のセルによって構成されています。これらのセルには、いくつかのトランジスタによって制御されるバイステーブルフリップフロップが含まれています。特定のアドレスに情報が格納されると、いくつかのフリップフロップがデータのデジタル値を表すように適切にラッチされます。 SRAMは電源が切れると情報を保持できないにもかかわらず、追加の作業用メモリが必要な設計で定期的に使用されます。FlashやEEPROMなどの他の揮発性メモリコンポーネントと比較して、SRAMは無視できる読み取りアクセス時間を持ち、データはランダムなメモリアドレスに書き込むことができます。他の電子部品と同様に、SRAMは年々改良されてきました。SRAMが40ピン以上の大型コンポーネントであり、並列アドレスバスがまだ一般的なインターフェースだった時代は過ぎ去りました。今日のメモリメーカーは、 SPIやI2Cのようなシリアルインターフェースを備えたSRAMを生産し、フォームファクターを8ピンまで大幅に削減しています。 SRAMを設計する際の主要な考慮事項 SRAMの設計にさらなる考慮を払うことで、大きな違いが生まれるかもしれません。 SRAMを使った設計は簡単な作業のように思えるかもしれません。結局のところ、ピン数が少ないメモリチップを使った設計が何が難しいのでしょうか？しかし、経験上、実際には多くの問題が発生する可能性があることを学びました。部品選択から製造後の問題に至るまで、多くの問題に遭遇する可能性があります。ここでは、初心者レベルのPCB設計者に役立ついくつかのヒントを紹介します：メモリ容量最大容量のSRAMを選ぶべきでしょうか？それともプロジェクトの要件に合ったものを選ぶべきでしょうか？これは、ファームウェア開発者を悩ませる質問であり、ハードウェア設計者にとってはそうではありません。メモリメーカーは通常、同じ物理パッケージで異なる容量のSRAMを導入します。これは、メモリ容量の選択が変わっても設計を変更する必要がないことを意味します。インターフェースタイプ SRAMでよく使用されるインターフェースにはSPIとI2Cがあります。SPIはデータの書き込みと読み出しに4つの物理ピンを必要としますが、I2Cは2つの物理データ接続のみを必要とします。一般に、SPIはより高速なアクセスを提供しますが、SPIバス上の各ICに個別の制御信号が必要です。I2Cは、複数のメモリチップがマイクロコントローラに接続されている場合に理想的で、データ信号とクロック信号のみが必要です。デカップリングコンデンサ革新的な不揮発性メモリー、フラッシュや FRAMのようなものが登場している今、バッテリーバックアップSRAMを設計することはほとんどないでしょう。これにより確かにSRAMの設計は容易になりますが、安定した電源供給の重要性を見落としてはいけません。SRAMのVccピンにできるだけ近い場所にデカップリングキャパシタを配置することを常に確認してください。電源の不安定さによるデータの破損は、絶対に避けたい最後の事態です。デカップリングキャパシタは、グラウンドバウンスの問題を防ぐのにも役立ちます。

統合ツールがマルチボードPCBシステム設計を容易にする方法 1 min Blog PCB設計者

PCB設計者

電気技術者

筆者について

最新の記事