Mobile menu

筆者について

Zachariah Peterson

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

PCBビア製造のための直接金属化プロセス PCBビア製造のための直接金属化プロセス 1 min Blog PCBにビアやスルーホールが製造される際、穴の壁に必要な銅を構築するために金属の堆積とめっき処理が必要となります。ビアの壁に金属膜を構築する作業は電鋳として知られるプロセスで行われますが、このプロセスを実施する前に、さらなる堆積のためのシード層を形成するための初期金属化処理が必要です。後続の電鋳銅プロセスをサポートするために使用できる初期金属化処理には、無電解銅と直接金属化があります。 無電解銅は、業界全体で使用されている標準的な長期にわたる初期金属化処理です。低密度設計では、無電解銅は広く使用されているプロセスであり、適切に制御されていれば、顕著な信頼性の問題は発生しません。高密度PCBでは、マイクロビアの小さな特徴サイズのため、無電解銅めっきの信頼性の問題がより明らかになる可能性があります。 デバイスの小型化が進むにつれて、直接金属化の容量が増加することが期待され、これは UHDIデザインのための信頼性の高い製造およびめっき容量のニーズに対応することになります。これは、IC基板の需要の予想される成長と、電子製造容量の国内回帰の現在のトレンドに一致しています。 初期金属化の概要 PCB製造における主要な金属化プロセスは、穴あけとデスミアの後に実行され、このプロセスは、めっきが必要な穴内にシード層を形成するために使用されます。シード層は、下記に示すように、穴壁に沿って形成され、このシード層が後続の電気めっきの基盤を形成します。 電気めっきを用いた主要な金属化およびビア形成。 最終的な穴壁厚さ(ほとんどの設計で1ミル)まで電気めっきにより銅層が堆積された後、外層のめっきとはんだマスクが適用され、これにより最終的なめっき層を アンテントされないビアに適用することができます。ビア壁がめっきされると、穴壁内の堆積された銅の厚さを評価し、穴軸に沿っためっきの均一性を確保するために、微細構造分析が行われることがあります。 大きな直径では、大きなアスペクト比を含む場合、結果として得られるめっきは一般に非常に高品質であり、非常に信頼性が高いとされています。小さなサイズにスケールダウンすると、無電解銅はいくつかの信頼性の課題を示し始め、より厳密なプロセス制御の使用、または直接金属化プロセスへの完全な移行を動機付けます。 無電解銅 無電解銅は、電鋳前に使用される伝統的な一次金属化プロセスです。このプロセスは、PCB絶縁材料上に直接、パラジウム触媒を用いて溶液から銅の薄層を堆積させます。薄い銅層が堆積されると、最終的な銅めっき厚さに達するまで上に電鋳銅が堆積されます。このプロセスは、パラジウム触媒の存在下でホルムアルデヒドを使用して銅イオンの還元反応を含みます。 2HCHO + 2OH − → 3H 2 (g) 記事を読む
BGAピンピッチのシグナルインテグリティ 224G-PAM4および448Gにおける信号整合性へのBGAピンピッチの影響 1 min Blog PCB設計者 PCB設計者 PCB設計者 PCB業界は、製造と信号整合性の両方の面で、常に半導体パッケージングに遅れをとっているようです。業界がデモから生産へと移行する224Gインターフェースを楽しみにしている中、Ethernet AllianceやSNIA/SSFのような組織は、超高データレートの次世代に焦点を当てています。28GHzから56GHzの帯域幅に達すると、信号整合性に影響を与える主要な要因が再び変化し、パッケージからPCBへのインターフェースでの損失と信号歪みが増加します。 これは、誘電体から銅の粗さへの損失プロファイルの変化が原因ではありません。理由は、PCBへの垂直遷移の構造、特にBGAパッケージの下側にあるものによるものです。BGAファンアウトルーティングのためのビア設計は、224G-PAM4および次世代448Gデータレートでの信号整合性に大きく影響を与える主要な要因です。業界がこれらの高速データレートに目を向けるにつれて、56GHzでのパッケージングとPCB構造における信号整合性を決定する要因は、448Gで必要とされるより高いチャネル帯域幅でも適用されます。 以下で見るように、56G-NRZや112G-PAMで機能したBGAおよびコネクタのピンピッチとサイズは、224G-PAM4では機能しない可能性があり、448Gでは確実に機能しません。これらの構造が信号整合性にどのように影響するか、およびPCB内およびパッケージング内でのMIAおよびボールアウト遷移を評価するために使用されるべき重要な指標を見ていきます。 224G PAM4で信号整合性にBGAピッチが重要な理由は? 224G PAM4インターフェースはナイキスト周波数が56 GHzであり、これは チャネル帯域幅がDCから少なくともこの値まで広がることを要求します。56 GHz近くでは、PCB内のBGAパッケージに接続する典型的なボールおよびビア構造は、電磁場共鳴とほぼ一致するサイズおよび長さのスケールを持っています。これらの共鳴に達すると、私たちは重大な帯域幅制限効果を見始めます。そして、これらの共鳴がピンピッチの関数であるため、これらの周波数で作業する際にはパッケージ設計の一部としてこれを考慮する必要があります。 56 GHzまで正確な入力インピーダンスマッチングを持つビアを設計することは、関連する課題です。以下の理由により関連しています: 56 GHz帯域幅で動作する差動インターフェースは、帯域幅仕様全体でマッチした入力インピーダンスを必要とします ビアは、56 GHz以下で電磁場の局在が不足するために放射を開始する可能性があります その後、信号ビアの周りの電磁場の局在を復元するためにステッチングビアが必要になります 差動ビアのアンチパッドと層の厚さは、異なる周波数範囲でビアの入力インピーダンスに影響を与えます 56 記事を読む
ギガビットイーサネットスイッチプロジェクト ギガビットイーサネットスイッチプロジェクト 1 min Altium Designer Projects 電気技術者 電気技術者 電気技術者 ギガビットイーサネットは、現在、オフィスや商業ネットワークのための事実上のエントリーレベルの標準です。シンプルなイーサネットスイッチを構築するために使用できる多くのコンポーネントがありますが、この記事では、高ポート数のイーサネットスイッチの例設計を紹介します。この記事で示される設計には、SFPコネクタを使用したファイバーオプティックケーブルの拡張も含まれています。このプロジェクトには、高速設計のいくつかの一般的な側面の成功した実装が必要です。これには、 BGAファンアウト 差動ペア設計 ACカップリングキャパシタの配置 大型BGAでの電源プレーンを使用した設計 単端および差動高速インターフェース が含まれます。いつものように、プロジェクトファイルは私のウェブサイトからダウンロードできます。下に埋め込まれたAltium 365ビューアーのダウンロードリンクもチェックしてみてください。このリンクをクリックしてプロジェクトソースファイルのZIPアーカイブをダウンロードするか、埋め込みのダウンロードリンクを使用できます。 ダウンロード(ZIP) ギガビットイーサネットスイッチの主要コンポーネント このイーサネットスイッチプロジェクトは、MicrochipのVSC742xシリーズのイーサネットスイッチプロセッサに基づいています。これらのプロセッサは、SGMIIインターフェースを介してスイッチプロセッサに接続する関連拡張PHYとペアリングすることができます。メモリや外部通信用の追加コンポーネント、およびいくつかの電源レギュレータもあります。回路内の主要コンポーネントのリストには、 メイン VSC7426イーサネットスイッチプロセッサおよび VSC8574拡張PHY DDR2 RAM SPIフラッシュメモリ RS-232シリアルトランシーバ ファイバートランシーバ用の有効トグル回路 12V入力用コネクタ 記事を読む