フェライトビーズ使用のための3つの周波数範囲

電子機器に使用されるコンポーネントの中で、最も議論と誤解を生むコンポーネントがあります。それはフェライトビーズです。これらの見かけ上単純なコンポーネントは、EMIの万能薬、電源レールの分離コンポーネント、接続が切れたグラウンドの再接続コンポーネントとして謳われています。こんな小さな磁気コンポーネントが、これほど多くのことをできるなんて驚きです！

もちろん、皮肉を言っています。なぜなら、フェライトビーズがこれらのことに常に有効なわけではなく、特に高速PCBの電源供給やコンポーネントの電源ピンに直接適用された場合に限られるからです。このグループのアプリケーションを扱う際、フェライトが適用される主な3つの領域があります。

1. 電源供給出力ピンに
2. デジタルICのVDDピンと直列に
3. 同じレギュレータによって供給される2つの電源レールの間に

これらは、電源回路と負荷におけるフェライトの3つの最も一般的な使用法です。これが興味深いのは、フェライトの振る舞いが3つの可能な周波数範囲、すなわちDC（または近似DC）、フェライトの共振に近づく中間周波数、およびフェライトの共振を超える非常に高い周波数を反映しているからです。

すべては電源供給出力インピーダンスに関するものです

上記の3つの状況でのフェライトの使用は、電源供給出力インピーダンスと明らかな関係がないかもしれませんが、これはまさに上記のように使用された場合にフェライトが変更できるものです。

一般に、電源供給の出力インピーダンスは可能な限り低いことが望ましいため、内部の調整回路から出力ポートへ供給される際に電力が失われることはありません。高速スイッチングI/Oを持つデジタルICに電力を供給する必要がある電源供給は、可能な限り高い周波数まで低インピーダンスを維持する必要があります。この低インピーダンスは、電力の整合性を確保するために、高MHz範囲にまで拡張する必要があります。

フィルタリングの目的で電源回路の出力にフェライトを配置すると、以下の曲線に示されるように、フェライトの共振近くで電源供給出力インピーダンスが大幅に増加します。これについて詳しくは、OMICRON Labのこのプレゼンテーションをご覧ください。

上の画像では、青い曲線が出力にフェライトが存在する電源供給からの出力インピーダンスを示しています。フェライトが電源回路の出力を通じて伝導する可能性のある高周波ノイズをフィルタリングするのは事実ですが、高速システムとRFシステムでは2つの問題を引き起こします：

• フェライトがコンデンサと共振し、電源レールノイズが増加する
• フェライトの追加インダクタンスと抵抗が、電源回路の制御ループに干渉する

典型的なフェライトビーズのインピーダンス曲線を見れば、これは明らかです。インピーダンスは中間周波数でピークに達し、主に抵抗的になります。電源の出力にフェライトを配置した場合、他に何が起こると思いますか？

部品番号BLM18PG121SN1 from Murataのフェライトビーズのインピーダンス曲線の例。

この情報を手に入れた今、上記のように配置されたフェライトがある3つの状況では何が起こるのでしょうか？

高周波数での遅い応答

フェライトが共振近くで抵抗的になるため、負荷が非常に高速なエッジレートで電力を要求するとき、電源が迅速に応答する能力に干渉します。これは、電源出力インピーダンスを見るだけで推測できます。出力インピーダンスが高い場合、その周波数範囲で電源が応答するのは難しいです。これは、デジタルコンポーネントのPDN上で過渡現象が励起されたときに、より大きな電圧変動を引き起こします。

しかし、これは電源からの高周波ノイズをフィルタリングしようとしている場合にまさに望むべき振る舞いです。つまり、電源がDC電力のみを供給する必要があり、負荷が常にDCで動作する場合、中間周波数での高い電源出力インピーダンスは問題ではありません。負荷が常にDCであれば、高速なエッジレートでの電流要求は決して発生せず、したがってPDN上のリップルを心配する必要はなく、フェライトは良いフィルタリング機能を提供します。

これについてもっと学ぶには、KeysightのHeidi Barnesとのポッドキャストエピソードからのクリップをご覧ください。

出力信号に重畳されたVDDノイズ

前のセクションで、電源の出力にフィルタリングコンポーネントとしてフェライトを使用し、VDDピンに配置された場合、デジタルコンポーネントのI/Oからの出力に観察される別の問題にも寄与します。VDDピンにフェライトを配置すると、そのピンに至るまでの全PDNのインピーダンスが増加します。これは、電源出力インピーダンスを増加させるのと本質的に同じであり、結果はPDN電圧の同じノイズです。

PDNのインピーダンスが高い場合の例として、以下に示されるオシロスコープのトレースがあります。この高インピーダンスは、過剰なインダクタンスまたは過剰な抵抗のいずれかから生じる可能性があります。異なる周波数範囲でフェライトが両方を提供することを覚えておいてください。高インピーダンスが高電流と相互作用すると、インピーダンスと電流波形の積が電圧波形を与えます。

同じレギュレータによって供給される2つの負荷間のフェライトビーズによる隔離の配置を示すトポロジー図。

電源供給ピンまたはデジタル負荷のVDDピンにフェライトを配置する両方のケースでは、ノイズがVDDピンによって直接供給される出力信号の電圧レベルに重畳されます。これは、VDDピンで観察される電力完全性問題が信号完全性問題になる典型的な例であり、I/OがVDDピンを通じて大電流を引き出そうとするときにPDNの応答時間が遅くなるために発生します。

レール間の隔離

同じレギュレータによって供給される2つの電源レール間にフェライトを隔離要素として配置する場合のトポロジーは、以下の画像に示されています。ここでは、単一のレギュレータが2つの負荷を駆動しており、各負荷のレールは単一のフェライトを使用して互いに接続され、各レールは独自の容量を持っています。

レール間にフェライトを隔離要素として配置することは、混合した結果をもたらします。一方で、フェライトを配置することで接続のインピーダンスが増加するため、隔離されたレール出力でのノイズが高くなると予想されます。しかし、メインレールが過渡を引き起こした場合、フェライトがその高周波ノイズをフィルタリングして隔離レールに到達するのを防ぐのに役立つと期待されるかもしれません。では、これらの結果のどちらが実際に起こるのでしょうか？

答えは「それによる」となります。特に、以下に依存します：

1. 主要負荷によって要求される電力スペクトル
2. 隔離負荷によって要求される電力スペクトル
3. フェライトの共振周波数

このことから、この問題に関する一部の測定結果が矛盾している理由がわかります。このケースで使用するフェライトの共振周波数の値に関しては、硬いルールはありません。

その理由は、上記のトポロジーで配置されたフェライトが周波数の関数としての伝達インピーダンスを作り出すためです。したがって、フェライトが「悪い」かどうかを予測する簡単な方法は、Mathematica、Matlab、または手計算で行う必要があるインパルス応答計算以外にありません。これに慣れていない場合は、SPICEシミュレーションを試すか、テストボードを作成して測定することができます。

• SPICEシミュレーションでのビーズ使用についてもっと学ぶ
• フェライトビーズが絶縁で失敗する例を見る

フェライトの周波数範囲は何ですか？

上記の情報がたくさん提示されているので、フェライトの配置を適切な動作周波数範囲と関連付けることが重要だと思います。以下の表は、フェライトが使用されるべき、そして使用されるべきでない動作領域を要約しています。

これにより、フェライトビーズをノイズフィルタリング要素として使用するための良い経験則が得られると思います：もし回路がDCまたは低周波数のみで動作する予定なら、フェライトはおそらく問題ないでしょう。ボードが高速デジタルを使用している場合、シンプルなSPIでさえ、電源とデジタル負荷の間のノイズを取り除くためにフェライトを使用するべきではありません。

信頼性の高い電力エレクトロニクスや高度なデジタルシステムを構築する必要がある場合は、Altium Designer®の完全なPCB設計機能セットと世界クラスのCADツールを使用してください。今日のクロスディシプリナリーな環境でのコラボレーションを実装するために、革新的な企業は Altium 365™プラットフォームを使用して設計データを簡単に共有し、プロジェクトを製造に移行しています。

Altium Designer on Altium 365で可能なことの表面をかすめただけです。今日からAltium Designer + Altium 365の無料トライアルを開始してください。