筆者について

Zachariah Peterson

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

高層数スタックアップのためのPCBルーティング戦略 高層数スタックアップのためのPCBルーティング戦略 1 min Blog PCB設計者 PCB設計者 PCB設計者 高層数のPCBをルーティングするために使用される戦略は多岐にわたり、PCBの機能性に依存します。高層数のボードは、低速デジタルインターフェースのグループから、異なる信号整合性要件を持つ複数の高速デジタルインターフェースまで、多種多様な信号を含むことがあります。これは、ルーティングの計画と各インターフェースへの信号層の割り当ての観点から見ると、挑戦を提示します。 高層数PCBのルーティング戦略を語る上で、多くのBGAにおけるピン配置設計にも触れないわけにはいきません。高ピン数BGAは、特にそのコンポーネントが典型的なマイクロプロセッサーやFPGAである場合、多くの異なるデジタルインターフェースを含むことがあります。これは、PCBの高層数の最も一般的な要因の一つです。 高層数設計において、同時に複数の課題が提示されるため、これらの課題と高層数PCBを成功裏にルーティングするために使用できるいくつかの戦略について説明します。 何がPCBの層数を高めるのか? 導入で述べたように、PCBが非常に多くの層を持つようになる最も一般的な要因は、大きなBGAの存在です。これらのコンポーネントはデバイスの下側に高いピン数を持ち、信号がピンに到達するためにはより多くの層が必要になります。これらのコンポーネントは、しばしば特殊なASIC、マイクロプロセッサ、またはFPGAであるため、異なる信号整合性およびルーティング要件を持つ多くのデジタルインターフェース、および多数の電源およびグラウンドピンを含んでいます。 多くの設計者は、BGA上のすべてのピンに到達するために必要な層の数を見積もるための単純な公式を思い出すでしょう。ピン間で信号をルーティングできるほど BGAピッチが大きい場合、1つの信号層あたり2列のBGAピンを配置できます: ボール間にトレースを配置できる粗ピッチBGAパッケージの場合、1層あたり2行/列をルーティングできます。 一部のBGAフットプリントは、内側の行に欠けているボールがあるなど、かなり複雑な場合があります。以下に示す例では、このBGAが上記の標準BGAに使用される同じ層数計算に従わない可能性があります。 Charlie Yapとの この記事でさらに学びましょう。 コンポーネントのピッチが非常に細かく、BGAフットプリントのパッド間にトラックを配置できない場合、必要なレイヤー数を倍にする必要があります。多くのピンが電源とグラウンドの場合、レイヤー数は確実に減少します。また、大量のクアッドパッケージが高いレイヤー数を要求する可能性もあります。高性能なものでは、数百ピンを持つことがありますが、これは中程度のサイズのBGAで見られる高い数値ではありません。 ルーティング戦略1:戦略なし! 「戦略なし」戦略は、最もシンプルで、レイヤー数を最小限に抑えつつ解決可能性を確保することのみに焦点を当てます。必要なレイヤー数を選択し、標準的なファンアウトアプローチを使用してBGAからルーティングを開始し、固定されたレイヤー数を適用してすべてのトレースを詰め込むか、自由にルーティングして必要に応じて新しい信号レイヤーを追加することから始めることができます。これは、次の場合に適用されます: 異なるインピーダンス仕様を異なるレイヤーに分けることを心配していない場合 すべてのインターフェースにインピーダンス仕様がない場合、例えばSPI すべてのインターフェースが同じインピーダンス要件を持っている場合 インピーダンス指定のあるインターフェースの数が少ない場合(たぶん1つか2つ) 言うまでもなく、この戦略でのルーティングは非常に整理されているとは見えないかもしれませんが、信号の整合性に対する焦点を減らし、解決可能性を優先することで、他の戦略よりも層数を少なく保つことができます。 記事を読む
PCIeエッジカードのためのPCBデザインとピン配置 PCIeエッジカードのためのPCBデザインとピン配置 4 min Blog PCB設計者 PCB設計者 PCB設計者 標準的なデスクトップコンピュータや組み込みコンピュータで最も一般的なアドインカードはPCIeカードです。PCIeアドインカードは複数のフォームファクターがあり、エッジスロットコネクタを使用して、マザーボードに対して垂直または直角に取り付けられます。また、M.2コネクタに接続するSSDやモジュールなど、異なるタイプのPCIeデバイスもあります。 この記事では、デスクトップコンピューターやサーバーに一般的に見られる標準的な垂直エッジコネクタを使用するPCIeアドインカードの機械的および電気的要件について説明します。PCIeアドインカードには、エッジコネクタ内にしっかりと収まるために従う必要があるカードの形状とサイズに関する特定の機械的仕様があります。 残念ながら、これらのエッジコネクタの機械的仕様はPCIe標準の中に埋もれています。設計者はしばしば、既存のカードのアウトラインを逆設計してPCIeカードのPCBで使用する必要があります。このブログでは、プロジェクトに使用できるPCIeカードのテンプレートを作成しました。このテンプレートは、カードの機械的キーイングとピン要件を示しているため、良い出発点ですが、必要な正確なPCB寸法に合わせてアウトラインを調整できます。 PCIeカードの機械的および電気的要件 PCIeアドインカードは、機械的な制約を課し、信号の整合性を決定するPCIeスロットコネクタを使用します。これらのカードで使用されるPCIeスロットコネクタに関するいくつかの重要な考慮事項を以下に示します: レーンの標準化:スロットコネクタは、特定の数のレーン(1x、4x、8x、16x、およびあまり一般的ではない32x)に対して標準化されています。 世代の互換性:スロットコネクタは、特定のPCIe世代に対して評価され、下位互換性があります。 コンポーネントタイプ:スロットコネクタは、スルーホールコンポーネントまたはSMDコンポーネントであることができますが、新しい世代のコネクタはSMDである傾向があります。 拡張コネクタ:大きなスロットコネクタは、設計に必要に応じて、小さなアドインカードを収容できます。 キーと方向:スロットコネクタは、PCIeカードの取り付け時の方向を決定するためにキーが付けられています。このキーはアドインカードに含まれている必要があります。 PCIeアドインカードは通常、カードに取り付けられるフランジを持っており、これによりコンピュータのシャーシに対して固定されます。このフランジは、標準のPCIeアドインカードの寸法を制限します。 PCIeスロットコネクタの例 以下に示すのは、スロットコネクタの例です。デスクトップコンピューターやサーバーを開けたことがある人なら、これらのエッジコネクターを認識しているでしょう。示されているコネクターはSamtecから入手可能ですが、Amphenolのような他のベンダーも自身のエッジコネクターを提供しています。 8レーン(上)と16レーン(下)のPCIeエッジコネクター(Amphenol) エッジコネクターとカードフランジのサイズと配置を考慮すると、通常、エンクロージャ内の形状とフィットを検証するためには機械モデリングが必要です。新世代のPCIeについては、チャネル帯域幅と総損失を検証するためにSIシミュレーションも必要です。これらの考慮事項を超えて、設計者は必要なレーン数を収容するためにカードピンアウトを構築する必要があります。 PCIeカードピンアウトのレーン数 PCIeコネクターのカードピンアウトは、レーン数に応じて変わり、 JTAGなどの追加インターフェースも含まれます。また、カードエッジには電源ポートと多数のグラウンドピンが分布しています。ピンのピッチは1.0 mmで、PCIe RXおよびTXレーンはグラウンドピンと交互に配置されています。 記事を読む
伝送線路インピーダンスの損失を補償する方法 伝送線路インピーダンスの損失を補償する方法 1 min Blog 電気技術者 電気技術者 電気技術者 銅の粗さは、伝送線インピーダンスにおいて最も大きな不確実性を生じさせる要因かもしれません。確かに、異なるソルバーは異なる総合モデルと計算方法を実装してインピーダンス値を決定しますが、粗さの影響を計算しようとする試みは新たな不確実性をもたらします。これは、粗さに基づくインピーダンスが使用される特定のモデルと、粗さが主要な影響を及ぼす周波数範囲に依存するためです。 誘電体の損失も、伝送線の実際のインピーダンスを、典型的な伝送線計算機で計算する無損失インピーダンス値と大きく異なるものにします。 この記事では、30 GHz範囲まで適用可能な、広い周波数範囲で粗さを考慮する簡単な方法を紹介します。これは、ほとんどのデジタルアプリケーションとデータレートをカバーし、無損失伝送線インピーダンス計算で粗さを補償するための迅速な方法を提供します。 インピーダンス計算には損失を含める必要があります 銅の粗さ計算を取り入れる課題は、モデルの使用ではなく、現代のEDAソフトウェアで多くのモデルが利用可能であることです。覚えておくべき最初のポイントは: 無損失インピーダンスのみが、すべての周波数で一定の値になります! もし 銅の粗さや誘電体の損失が大きく影響する周波数範囲(約3GHz以上)で作業している場合、トレースのインピーダンスが周波数の関数として変化することを理解する必要があります。その結果、設計者はしばしば以下のように伝送線インピーダンス計算問題に取り組みます: 設計者は Altium DesignerのLayer Stack Manager、Polar Instruments、またはオンライン計算機を使用して、正確な 50オームのインピーダンス の幅を決定します。設計が完了し、Sパラメータをシミュレートまたは測定すると、設計者は実際のトレースインピーダンスが損失のないインピーダンスとかなり異なることを発見します。 上記は単終端トレースと差動トレースの両方に適用されます。損失によるインピーダンスの偏差を推定する方法が必要であることは明らかです。この方法により、損失のないインピーダンス計算が実際に役立ちます。以下で見るように、損失による偏差は誘電体の損失正接の関数です。 高損失正接を持つマイクロストリップ例(Df = 記事を読む
PCBビア製造のための直接金属化プロセス PCBビア製造のための直接金属化プロセス 1 min Blog PCBにビアやスルーホールが製造される際、穴の壁に必要な銅を構築するために金属の堆積とめっき処理が必要となります。ビアの壁に金属膜を構築する作業は電鋳として知られるプロセスで行われますが、このプロセスを実施する前に、さらなる堆積のためのシード層を形成するための初期金属化処理が必要です。後続の電鋳銅プロセスをサポートするために使用できる初期金属化処理には、無電解銅と直接金属化があります。 無電解銅は、業界全体で使用されている標準的な長期にわたる初期金属化処理です。低密度設計では、無電解銅は広く使用されているプロセスであり、適切に制御されていれば、顕著な信頼性の問題は発生しません。高密度PCBでは、マイクロビアの小さな特徴サイズのため、無電解銅めっきの信頼性の問題がより明らかになる可能性があります。 デバイスの小型化が進むにつれて、直接金属化の容量が増加することが期待され、これは UHDIデザインのための信頼性の高い製造およびめっき容量のニーズに対応することになります。これは、IC基板の需要の予想される成長と、電子製造容量の国内回帰の現在のトレンドに一致しています。 初期金属化の概要 PCB製造における主要な金属化プロセスは、穴あけとデスミアの後に実行され、このプロセスは、めっきが必要な穴内にシード層を形成するために使用されます。シード層は、下記に示すように、穴壁に沿って形成され、このシード層が後続の電気めっきの基盤を形成します。 電気めっきを用いた主要な金属化およびビア形成。 最終的な穴壁厚さ(ほとんどの設計で1ミル)まで電気めっきにより銅層が堆積された後、外層のめっきとはんだマスクが適用され、これにより最終的なめっき層を アンテントされないビアに適用することができます。ビア壁がめっきされると、穴壁内の堆積された銅の厚さを評価し、穴軸に沿っためっきの均一性を確保するために、微細構造分析が行われることがあります。 大きな直径では、大きなアスペクト比を含む場合、結果として得られるめっきは一般に非常に高品質であり、非常に信頼性が高いとされています。小さなサイズにスケールダウンすると、無電解銅はいくつかの信頼性の課題を示し始め、より厳密なプロセス制御の使用、または直接金属化プロセスへの完全な移行を動機付けます。 無電解銅 無電解銅は、電鋳前に使用される伝統的な一次金属化プロセスです。このプロセスは、PCB絶縁材料上に直接、パラジウム触媒を用いて溶液から銅の薄層を堆積させます。薄い銅層が堆積されると、最終的な銅めっき厚さに達するまで上に電鋳銅が堆積されます。このプロセスは、パラジウム触媒の存在下でホルムアルデヒドを使用して銅イオンの還元反応を含みます。 2HCHO + 2OH − → 3H 2 (g) 記事を読む