高速設計とxSignal

投稿日 April 10, 2019
更新日 September 8, 2020

PDFをダウンロードしてオンラインで学ぶ

高速設計は、電気エンジニアが行う可能性がある業務の中でも最も難しいものの一つです。高速信号の応答はきわめて多くの要因から影響を受けます。一般的に、高速設計とはシステムクロック周波数の機能のことであると誤解されていますが、これは間違いであり、高速性を決定するのは、 立ち上がり時間、PCBスタックアップによるインピーダンス低減、トレース幅、終端処理です。 

エンジニアとPCB設計者にとって、スイッチング速度が速いということは次の2つのことを意味します。 

シグナルインテグリティの問題 

  • 反射、クロストークなど。 
  • シグナルインテグリティの目標は、配線インピーダンスの低減、終端処理、PCBスタックアップなどにより達成されます。 

タイミングに関する制約 

  • 多数の信号がほぼ同じタイミングで送信先のピンに到達するようにすること 
  • 信号経路の配線長さを揃えること 

最も一般的なものの一つになったDDRx-SDRAMを含む多くのアプリケーションにおいて、タイミングインテグリティは重要です。現在、この種の設計にはDDR、DDR2、DDR3、DDR4のうちの1つまたは複数が含まれています。DDRの設計には、タイミング規則に関する以下のような項目を含む長いリストがあります。 

  • アドレス/コマンドラインとクロックラインの差が+/-20ミル以内であること 
  • アドレス/コマンドライン相互の差が+/-10ミル以内であること 
  • データストローブ対の配線は差動対であること 
  • データストローブ対相互の差が+/-1ミル以内であること 
  • データネットの差が+/-10ミル以内であること 
  • その他多くの要素についてもインピーダンスとクリアランスの条件が守られていること 

高速用配線では、配線トポロジー(接続形態)を適用することもきわめて重要です。ネットのトポロジーとは、ピン間接続の配置またはパターンのことです。既定では、各ネットのピン間接続は、合計接続長が最も短くなるように配置されます。トポロジーがネットに適用される理由はさまざまです。信号反射を最小限に抑えることが要求される高速設計の場合、ネットはデイジーチェーントポロジーを使用して構成されます。これに対しグランド用のネットの場合は、すべてのトラックが共通の点に戻ってくるようにスター型トポロジーが適用される場合があります。(※続きはPDFをダウンロードしてください)

今すぐAltium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください!

最新の記事

ホームに戻る