高速設計とxSignal

投稿日 April 10, 2019
更新日 September 8, 2020

PDFをダウンロードしてオンラインで学ぶ

高速設計は、電気エンジニアが行う可能性がある業務の中でも最も難しいものの一つです。高速信号の応答はきわめて多くの要因から影響を受けます。一般的に、高速設計とはシステムクロック周波数の機能のことであると誤解されていますが、これは間違いであり、高速性を決定するのは、 立ち上がり時間、PCBスタックアップによるインピーダンス低減、トレース幅、終端処理です。 

エンジニアとPCB設計者にとって、スイッチング速度が速いということは次の2つのことを意味します。 

シグナルインテグリティの問題 

  • 反射、クロストークなど。 
  • シグナルインテグリティの目標は、配線インピーダンスの低減、終端処理、PCBスタックアップなどにより達成されます。 

タイミングに関する制約 

  • 多数の信号がほぼ同じタイミングで送信先のピンに到達するようにすること 
  • 信号経路の配線長さを揃えること 

最も一般的なものの一つになったDDRx-SDRAMを含む多くのアプリケーションにおいて、タイミングインテグリティは重要です。現在、この種の設計にはDDR、DDR2、DDR3、DDR4のうちの1つまたは複数が含まれています。DDRの設計には、タイミング規則に関する以下のような項目を含む長いリストがあります。 

  • アドレス/コマンドラインとクロックラインの差が+/-20ミル以内であること 
  • アドレス/コマンドライン相互の差が+/-10ミル以内であること 
  • データストローブ対の配線は差動対であること 
  • データストローブ対相互の差が+/-1ミル以内であること 
  • データネットの差が+/-10ミル以内であること 
  • その他多くの要素についてもインピーダンスとクリアランスの条件が守られていること 

高速用配線では、配線トポロジー(接続形態)を適用することもきわめて重要です。ネットのトポロジーとは、ピン間接続の配置またはパターンのことです。既定では、各ネットのピン間接続は、合計接続長が最も短くなるように配置されます。トポロジーがネットに適用される理由はさまざまです。信号反射を最小限に抑えることが要求される高速設計の場合、ネットはデイジーチェーントポロジーを使用して構成されます。これに対しグランド用のネットの場合は、すべてのトラックが共通の点に戻ってくるようにスター型トポロジーが適用される場合があります。(※続きはPDFをダウンロードしてください)

今すぐAltium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください!

最新の記事

Altium Designerのベストプラクティス(パート2) - AltiumLive 2022 このセッションでは、ネットクラスやルールを使って設計意図を伝えるために回路図を使用する際のベストプラクティスをご紹介します。また、部品、ルール、ネットに優先順位とクラスを使用して、複雑な設計ルールを構築する方法も学習していきます。 ハイライト: 設計プロセスにおけるActiveBOM文書の活用 設計要件を理解 トランスクリプト: デビッド・ハバウド: 始めましょう。皆さん、ようこそ。デビッド・ハバウドです。Altiumでプロダクト・マーケティング・エンジニアをしています。本日は、Altium Designerのベストプラクティスをご紹介します。このプレゼンテーションは、「ベストプラクティス」に関する講演の第2部です。ですから、新規ユーザーの方や、ルール作成や情報提供の基礎から学びたい方は、先に「ベストプラクティス パート1」をまずご覧になることをお勧めします。 そこで今日はまず、PCBについて話す前に、回路図側からルールを定義することである「回路図ディレクティブ」について説明します。その後、PCBに話題を移した後は、複雑なルールの構築、ルールの複雑なスコープを作成するためのクエリ言語などの使用、優先順位付けがある場合の作業、違反に対する調和の構築、違反の対処方法などについてご説明します。 そこからは、設計レビューについても少しお話します。さまざまなステークホルダーがいる場合に、プロセスを少しでもスムーズにするためにできることがあります。このセクションでは、Altium 365でプロジェクトの作業をしながら説明します。プロジェクトはワークスペースでホストされます。そこから、出力ファイルの生成におすすめのファイルを紹介していきます。そして、これらの出力ファイルを手に入れたら、Altium 365ワークスペースのウェブインターフェースでもう一度確認し、すべての情報を製造業者に直接提供する方法について説明していきます。 それでは始めましょう。設計プロセスを開始する際に最初にすべきことは、設計要件を深く理解することです。新しい設計に取り組む際、要件を明確にするときに直面するいくつかの課題があります。 まず、一般的な要件を明確にしたら、それらがどのように相互作用するかを理解しなければなりません。例えば、エッジコネクタの場合、筐体の中にうまく収まるように、適切なクリアランスを確保する必要があります。また、ルールを明確にした後、違反が発生した場合、その違反を解決したり、必要に応じて免除したり、文書化したりすることは、非常に困難なことです。 ここで、検証が重要になってきます。これは、製造プロセスに移る前に、確実に設計意図を伝え、正確に処理されるようにするために、ルールを検証することです。そこで、これらの要件を満たしていることを関係者に証明するための文書を作成します。 そこで、設計要件について、3点ばかり重要なことをお伝えします。1つ目は同期です。設計はすべて2つの要素で構成されています。論理的な要件を明確にする回路図。コネクティビティはこの一例です。さまざまなネットクラスで差動ペアを定義します。このプレゼンテーションでは、ここに焦点を置きます。 もう1つは、PCB。定義した要件やルールが、実際のアプリケーションに反映されることになります。これらは、先程述べたように、筐体の適切なクリアランスや、インピーダンスプロファイルの適切な幅などが定義されていることが非常に重要です。 これらを明確にし、これらの要件が回路図かPCBか、どちらに影響を及ぼすかを把握したら、要件をルールにまとめるという次のステップに進みます。ここでは、部品のクリアランスなど、要求を分類する必要があります。その後、範囲を明確にします。範囲が適切に設定されていないルールを作成すると、意図したレベルの検証ができなくなるため、範囲設定は非常に重要です。そこで、同様に重要なのが優先順位付け。ルールには階層があります。これについても説明していきます。そして、設計要件を明確にする中で、次に取り組まなければならないのが、相反する範囲の削減です。 そこで、まずは「同期」について説明します。先に述べたように、設計プロセスにはいくつかの側面があります。私たちは、設計プロセスのすべての領域に適用される要件、対応するルールを作成します。先程お話ししたように、ルールの中でも、今日は、回路図ディレクティブに焦点を当ててお話ししていきます。回路図の選択肢としては、「差動ペア」「No ビデオを見る
ホームに戻る