Mobile menu
PCB配線
ホーム PCB配線

PCB配線

PCBの配線では、コンポーネント間の銅箔の接続を行います。最適な配線を行うことで、シグナルインテグリティー、低クロストークと低EMIを確保できます。PCBの配線や配線ルール、信号規格の遵守に最適なPCBレイアウト用ソフトウェアについては、当社のリソースライブラリをご覧ください。

Altium DesignerによるPCB配線 PCB配線とは Altium DesignerによるPCB配線
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
差動ペアと仲良くなる ディファレンシャルペア回路図との友達作り 1 min Blog 差動ペアを扱う際、特に回路図に差動ペアの指示が追加されていない設計を引き継いだり、インポートしたりする場合に、疑問が生じます。回路図のドキュメントに指示を設定することは実際に必要なのでしょうか？ Altium Designer® で回路図の差動ペア指示を使用するためには、特定の命名規則を使用する必要があります。ペアの負と正の信号はそれぞれsignalname_Nおよびsignalname_Pの規則に従って命名され、各信号には差動ペアの指示が添付されている必要があります。差動ネット名が+と-や_Hや_Lなど、別の方法で示されていた場合、Altiumが回路図の指示を利用できるように、ネット名を_Nおよび_Pの接尾辞でリネームする必要があります。 しかし、より柔軟な命名規則に基づいてPCBエディタで差動ペアを作成する方法があります。必要なのは、回路図上の差動信号に、ペアの正と負のネットを何らかの一貫した方法で定義するネットラベルがあることだけです。回路図上で_P、_Nの規則に従っていたとしても、次の方法を使用すると、回路図に差動ペアの指示を最初に配置することなく、PCBエディタ内で差動ペアを作成できます。 PCB上で名前付き信号から差動ペアを作成するためには、ECOの実行を通じてすべてのネットデータがPCBにロードされていることを確認してください。Design » Update PCB from Schematicsを使用するか、PCB Design » Import Changes from .PrjPcbから選択します。ECOからの変更を実行し、ネットがPCBにロードされます。 PCBエディタで、 View » 記事を読む
ルーティング技術を向上させる方法 ルーティング技術を向上させる方法 1 min Thought Leadership ルーティングプロトコルは、最も時間がかかるボードレイアウトのタスクの一つであり、設計者は今日の複雑な設計要件に対して可能な限り多くのツールが必要です。しかし、広範なコンポーネントのサポート、WiFi信号、製造技術を取り入れ、さらに特定のルータービットを要求するような小さなコンポーネントエンクロージャーサイズでボードレイアウトが進む中、この時間がかかるプロセスをどうやって自動化できるでしょうか？ルーティング技術を向上させる方法に焦点を当てる方法を見ていきましょう。 設計効率の向上 ルーターソフトウェアは年々進化し、プロセスをより少ない労力で非効率的でないものにするための機能が追加されてきました。現代の電子設計者に利用可能な機能の深さを示す3つの特徴があります： 動的クリアランス境界 は、混雑したコンポーネントエリアをルーティングする際に役立つツールです。クリアランス境界機能は、利用可能なチャネルだけでなく、プリント回路トレースが収まらないスペースにウェブを配置します。 ピンスワッピングルーティング中にサブネットスワッピング機能を使ってルータータスクの一部としてピンをスワップできます。これは、接続のクロスオーバーがない順序が必ずしも最適でないため、ルート最適化のためにピンをスワップするよりも効果的です。 Tune Accordionsは、PCBルーター技術に追加できます。そのエリアをカーソルで移動すると、このツールは自動的に利用可能なエリアを埋めて、トレースを正確に調整します。 デザイナーは、今日の複雑なプリント回路の設計要件を満たすために、できるだけ多くのツールが必要です。ルーティングは設計プロセスの特に労力がかかる側面であるため、これらのプリント回路ツールは体験を改善し、効率を向上させることを目指しています。 これらのインタラクティブなルーターツールが設計プロセスの時間を節約するのにどのように役立つかについてもっと学びたいですか？今日、無料の PCBツールの幅と深さ パート1 – インタラクティブルーティングホワイトペーパーをダウンロードしてください。 記事を読む
オートルートするかしないか-失敗した設計自動化の歴史 オートルーティングか、それともオートルーティングなしか？ 失敗した設計自動化の歴史 1 min Thought Leadership EDA設計自動化の完全な歴史と、1980年代から今日にかけてのPCBオートルーティング技術の進化について学びましょう。 エレクトロニクスの世界へようこそ。2016年です、そして私たちは人類の歴史の中で他のどの時代よりも技術的な洗練を目の当たりにしています。ただ今年だけで、自動運転車が公共の領域に導入され始め、ロケットが再利用のために宇宙から精密に着陸され、ムーアの法則はその終わりなき成長軌道で続いています。しかし、このすべての技術進歩の中で欠けているものが一つあります、それはまともなPCBオートルーターの比較です。 オートルーターの本当の問題 エンジニアがCADの意味を知っている限り、PCBオートルーターは存在していましたが、密集したPCBレイアウトを作成することに関わる設計者は、この自動化技術の実装をほとんど完全に無視してきました、それも当然のことです。オートルーティングのアルゴリズムは、最初に導入されて以来、あまり変わっていません。 技術が停滞し、さまざまなパフォーマンスと設定構成を提供するEDAベンダーがオートルーティング技術を提供している状況では、オートルーターが普及しないのも不思議ではありません。エンジニアリング時間を節約し、ワークフローを向上させることを目的としていたこの技術は、熟練したプリントボードデザイナーの専門知識や効率に対抗するためのゲームを強化していません。これがオートルーターが提供するすべてなのでしょうか？ オートルーティング技術の初期 EDAベンダーによって生産された最初のオートルーターは、成果とパフォーマンスが悪いことで特徴づけられました。信号の整合性を保つためのガイドラインや設定をほとんど提供せず、プロセスで過剰な量のビアを追加することがよくありました。この初期技術の問題をさらに悪化させることに、オートルーターは厳格なX/Yグリッド要件に限定され、層に偏見がありました。 これらの制限の結果、ボードスペースが一般的に無駄にされ、エンジニアはバランスの取れていないPCBレイアウトの混乱を片付けることになりました。オートルーターから最適化されていないPCBレイアウトを修正するためにエンジニアが投資する時間は、手動でボードをルーティングするよりも多くの時間を要しました。最初から、オートルーティングは良いスタートを切っていませんでした。 グリッドレスオートルーティングの例 [1] 80年代のオートルーティングの進歩 年が進むにつれて、オートルーティング技術はわずかに改善されただけで、品質はプリント基板設計者の期待に追いついていませんでした。依然として、誤ったボードレイアウトスペース、レイヤーの偏り、過剰なビアの問題が残っていました。この技術の進歩を助けるために、EDAベンダーは新しいグラウンドプレーンコンポーネントやボード技術を採用し始め、信号整合性要件の達成を容易にしました。 このオートルーティング開発の時代を一言で表すならば、ハードウェアの制限による障害でしょう。オートルーターのアルゴリズムは、専用のCPUや追加のメモリを使用せずにグリッドサイズを小さくしてルーティング品質を向上させることができませんでした。ハードウェアベースの解決策がない中で、EDAベンダーは形状ベースのオートルーティングの回路図キャプチャを含む他の方法を探り始めました。 これらの新しい形状ベースのオートルーターは、以下の方法で基板製造と信号整合性要件を満たすのに役立ちました： コンポーネント間の効率的な相互接続の作成 オートルーティングプロセス中に追加されるビアの数を減らすことでPCBコストを削減 PCB上のレイヤーを減らしながらスペーシングを増やす これらの進歩にもかかわらず、オートルーティング技術は依然として最善とは言えない中途半端なものでした。EDAベンダーがハードウェアの制限を克服しても、PCB設計者はオートルーティング設計技術の採用について依然として懐疑的でした。 迷路オートルーティングの例 [2] 記事を読む
テストまたはDFTの設計に成功する方法 テストまたはDFTの設計に成功する方法 1 min Thought Leadership プリント回路基板が完成するまでにかかる全コストは、ブランクPCBの製造コスト、コンポーネントのコスト、実装コスト、テストのコスト、のように複数の基本カテゴリに分類できます。最後に出てきた、完成した基板をテストするのにかかるコストは、製品全体の合計製造コストの25%から30%を占める場合があります。 テストカバレッジを最大化し、PCB製造エラーおよびコンポーネント障害に関する欠陥を迅速に分離できるよう、製品を設計することによって、DFTは収益性のある設計として最高のものとなります。基板のテストカバレッジを確実に最大化するために、従うべき設計の最善の方法はいったい何なのか? 確認してみましょう。 いつでも事前に計画する 設計を計画するときに聞く最初の2つの質問は次のとおりです。 誰が実装をテストしますか? 機能は何ですか? DFTガイドラインは最初のレイアウトの計画で役に立ちます。しかしながら、契約製造元（CM）に直接連絡して、知識のあるテストエンジニアと特定のニーズについて議論するのは良い考えです。テストエンジニアは機能について議論することができ、提供できるものとは異なるテスト方法論があることを気づかせてくれます。 バウンダリースキャン（JTAG）、自動ICTテスト、X線断層撮影（AXI）および目視検査（マニュアルおよびマシンビジョン）の組み合わせにより、最も包括的なテストカバレッジを実現します。また、これによりPCB製造プロセスについて即時フィードバックが得やすくなり、ワークフローを必要に応じて迅速に修正し、欠陥コンポーネントを特定して取り除くことができます。 インサーキットテスター（ICTテスト） テストカバレッジの決定 次に、完成品の品質を保証するためには、どのテストカバレッジが必要かを検討する必要があります。アプリケーションと実際のコストの制約から、利用可能なテスト機能の全てを使用することが必要な場合と、そうでない場合があります。例えば、地球の周りを公転する衛星を調査する場合、可能な限りのタイプのテストを実施して、修理できない環境でも、数年にわたって完成品が確実に機能するのを保障しようとするでしょう。しかし、ミュージカルの挨拶状を作成する場合は、シンプルな必要最低限の機能テストだけになるでしょう。 どのテストカバレッジが一番良いのでしょうか? 完成したプリント回路基板のテストフェーズで、全てのコストの最大30%を占めます。そのため、PCB設計ソフトウェアにおいて、DFTプロセスを計画し戦略を練ることが以前にもまして重要になっています。そこで、最初に製造者の能力を知り、品質の高い完成品を保証するためにテストカバレッジに何が必要かを考えます。 フリーのテスト容易化設計（DFT）ホワイトペーパーをダウンロードして、 利用可能なテストカバレッジとどのPCB設計が最適であるかを学びます。 記事を読む
BGAルーティングをネックダウン・トレース幅を使用して簡素化 BGAルーティングのための安全なネックダウントレース幅の簡素化の使用 1 min Blog BGA（ボールグリッドアレイ）にルーティングしようとした回数はどれくらいですか？クリアランスやトレース幅の制約によって阻止されたことはありませんか？トレースを細くする計算は可能ですが、安全な電流容量を維持しながらこの種の作業を特に得意とするのはコンピュータです。Altium Designer®のネックダウン機能を活用して、ルールや幅のサイズを調整するプロセスを中断することなく、BGAに効果的にルーティングする方法を学びましょう。 クリアランスやトレース幅の制約のためにBGAをトレースできないと、設計プロセスが大幅に遅くなり、ルーティングを停止してルールやPCBトレース幅のサイズを調整する必要があります。BGAルーティング内の狭いスペースは、それ自体で扱うのがかなり難しいです。それにPCBトレースの幅を変更する必要があると、さらに時間がかかります。ボードのルーティングに多くの時間を費やしているので、トレース幅を調整するために停止することなく、連続したプロセスを持つことが特に重要です。しかし、それをどのように制御できるでしょうか？ 強化されたBGAルーティングのためのネックダウンの活用方法 ネックダウンは、トレースルーティングを狭いクリアランスで行うために、PCBトレースの幅をルールの制約内でより小さな幅に縮小するプロセスです。通常、ネックダウンはパッドサイズからトラック幅サイズへのパーセンテージ幅変更です。しかし、エリアに入るか出るときにトラックからトラックへのサイズ削減を設定することも可能です。 任意のPCB設計には、設計を安全なパラメータ内に制約する一連のPCBトレースルールがあります。これらのルールの1つがルートのトラック幅を定義します。このルールとクリアランス制約ルールは、通常、トラックがBGAに入ることを制限します。これを解決するために、ルーティングモードを終了し、そのBGA内に収まるようにルールを変更します。明らかに、トレースルーティングを行っているときに理想的ではありません。BGAに入ると出るときに自動的にトラック幅を変更するシステムが欲しいです。これがトラックがネックダウンする場面で役立ちます。 PCB設計ルールの幅は、BGAのスペース制約を満たすためだけに変更されるべきではありません。これは、設計の残りの部分に影響を与えるからです。代わりに、幅の縮小ルールは、現在の電流容量を維持できる幅で、BGAエリアにのみ制限されるべきです。これは、以下に示すように、Altium Designer ®の背景で、BGAの周りに生成されたエリアに特に設定されたPCBトレース幅ルールを設定することによって行うことができます。 BGAの周りにルームを配置することで、そのルームに対してのみルールを変更できます Altium Designerで中断なくルーティング Altium Designerを設定して、事前に定義されたプリント基板エリアに入るとPCBトレース幅が自動的に縮小するようにすることができます。ルーティングがBGAのエリアに入ると、PCBトレース幅はそのエリアのトラック幅ルールに合わせて自動的に縮小します。これは、BGAの複数のパッド間をルーティングして内側のパッドに接続する場合に特に重要ですが、トラックの幅がパッドに到達するには大きすぎる場合です。 この時短機能により、BGAの制約を満たすためにPCB設計ルールを停止して変更することなく、ボードのルーティングを継続的に行うことができます。 PCBトレース幅のネックダウンを Altium Designerでどのように活用するかをもっと学びたいですか？今すぐ私たちの無料ホワイトペーパー Using Neck-Down 記事を読む
Customer Success Stories Benchmark Electronics Discover how Benchmark eliminated manual processes, improved cross-team visibility, and accelerated product development with Altium solutions.
基板レイアウトガイドライン 知っておくべき上位5つのPCB設計基準 1 min Blog PCB設計者 製造技術者 PCB設計者 PCB設計者 製造技術者 製造技術者 アルティウムは、確実に基板が意図した通りに作動するように全ての設計者が知るべき必須の基板レイアウトガイドラインを編纂しました。業界を主導するエキスパートが執筆しています。 記事を読む