SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

シミュレーションと解析

設計の問題を手遅れになる前に対処する方法

Thought Leadership 設計の問題を手遅れになる前に対処する方法製造後の問題に悩まされることがないように、PCBの品質テストを超えてどのような対策を講じていますか？その鍵は分析の自動化にあります。続きを読んでさらに詳しく学びましょう。 “ 現在製造中のボードでPDN Analyzer^™を実行し、自分が犯したミスをすでに発見しました。ビアで覆われたフットプリントを持っていて、それらをブラインドビアにするのを忘れていました。その結果、パワープレーンが消費されてしまっていました。製造に入る前にこれらの問題を特定するのに非常に役立つツールであることが証明されています。” RFエンジニア - 政府契約業者誰もが同じ悪夢を見ます。新しくリリースした製品が、高価なエラーのために現場での対応が必要になったり、何時間もかけて設計した製品がリコールされなければならなくなったりするニュースの悪い側で目覚めることです。これらの状況は、会社全体に悪影響を及ぼす可能性があります。そして、消費者が声を上げるこの時代には、世界中の人々が見ることができるヘイトフィルドのハッシュタグを着地させるかもしれません。このシナリオを考えると、現場でのエラーの影響を軽減するために何かできることはあるのか、それともそれが運が味方しない時のエンジニアリングの性質なのかと疑問に思います。現場での災害への伝統的な道あなたはボードの加速寿命試験の最終結果を受け取ったばかりで、すべてが良好で生産の準備が整っているように見えます。この寿命試験プロセスの背後にある前提はかなり単純です - 生産に相当するプロトタイプが品質テストフェーズを通過すれば、信頼性の高いPCBを持つことになるはずですよね？間違いです。実際には、PCBが現場でさまざまな条件と使用ケースの下で耐える長期間のストレスをテストすることは不可能です。今日私たちが設計する製品は、主に密度と速度によって駆動される増加したICの消費電力を持っています。そして、この増加した密度と速度のニーズを、電力需要の削減と組み合わせると、電力分配ネットワーク（）は、増加する電流速度でより低い電圧を供給する電圧レールの複雑な迷路になります。この高電流密度の混合物を投げ合わせると、次のような状況に自分自身を見つけるかもしれません：ピンチポイントからのPCBの剥離と融合。熱による銅の抵抗の増加が起こり、電圧の低下を引き起こす。熱の影響により、ますます複雑な電力管理の課題が増加。増加したボード密度と速度を低消費電力でナビゲートすることは容易な作業ではありません。では、保守的な経験則や限定的なプロトタイプシミュレーションに頼ることなく、ボードに十分な金属を提供したことを確認するためには、どうすればよいのでしょうか？生産前ではなく、生産後の変更を理解する

わずか4つのステップで電源分配ネットワークを最適化する方法

Thought Leadership わずか4つのステップで電源分配ネットワークを最適化する方法最近の設計者は、電源分配ネットワーク（PDN ）インテグリティという、従来考える必要のなかった問題に直面しています。私たちは皆、何十年もの間、シグナルインテグリティーの必要性を感じてきましたが、その間、パワーインテグリティーは、脇に置かれてきました。従来は、専用の電源プレーンを使用するスペースが多くありました（動作に必要なものをデザインに容易に含めることができました）。しかし、設計の物理的な制限を押し広げ、より小さなフォームファクターに、より多くのコンポーネントを詰め込み続ける中、フォームファクターの縮小を続けながらPDN を最適化する方法が必要となっています。物理的な試作やシミュレーションのエキスパートに頼らないで、設計環境で直接、電源プレーンの形を最適化できれば、どうでしょう? PDN Analyzer powered by CST^® は、Altium Designer ワークスペース内でPDN インテグリティーへの道を提供します。従来は非常に長く骨の折れた解析プロセスを、単一の設計環境で完了できる複数のステップに分割できるようになりました。リアルタイムで変更を行い、解析を再実行できます。 PDN Analyzer を使って、わずか 4 つのステップで簡単に PDN を最適化できる方法を説明します。

バックドリルで解決 - PCB上の信号歪みを減らす方法

Thought Leadership バックドリルで解決 - PCB上の信号歪みを減らす方法年月を経るにつれて、エンジニアはプリント基板のバックドリル設計において、高速デジタル信号の整合性を歪ませる可能性のあるノイズに対処するためのいくつかのアプローチを開発してきました。そして、私たちの設計が新たな境界を押し広げるにつれて、新しい課題に対処するための技術の複雑さも増しています。今日、デジタル設計システムの速度はGHzに達しており、これは過去よりも顕著な課題を生み出しています。エッジレートがピコ秒単位である場合、任意のインピーダンスの不連続性、インダクタンスの乱れ、または寄生容量は、信号の整合性と品質に悪影響を及ぼす可能性があります。信号の乱れを引き起こすさまざまな原因がありますが、特に見過ごされがちな一つの原因はビアです。PCB信号の歪みを減らす方法についての詳細は、以下をお読みください。シンプルなビアの中の隠れた危険高密度インターコネクト（HDI）、多層カウントプリント基板、厚いバックプレーン/ミッドプレーンでは、ビア信号がジッターの増加、減衰、および高いビットエラーレート（BER）に苦しむことがあり、これにより受信側でデータが誤って解釈される可能性があります。たとえばバックプレーンとドーターカードを例に取りましょう。インピーダンスの不連続に関しては、回路基板において焦点はしばしばそれらとマザーボードとの間のコネクタにあります。通常、これらのコネクタはインピーダンスの面で非常によくマッチしているものの、実際の不連続の原因はPCBデザインのビアです。データレートが増加するにつれて、スルーホール（PTH）ビア構造によって導入される歪みの量も、通常、関連するデータレートの増加よりも指数関数的に高い割合で増加します。例えば、6.25 Gb/sのデータレートでのPTHビアの歪み効果は、3.125 Gb/sでのそれの2倍以上になることがよくあります。最後に接続された層を超えて底部と上部に不要なスタブが存在することで、ビアは低インピーダンスの不連続として現れます。エンジニアがこれらのビアの余分な容量を克服する一つの方法は、その長さを最小限に抑えてそのインピーダンスを減らすことです。ここでバックドリリングが登場します。長いビアスタブの信号歪み [1] バックドリリングでバックアップするバックドリリングは、ビアスタブを取り除くことでチャネル信号の整合性を最小限に抑えるために、広く受け入れられているシンプルで効果的な方法として使用されてきました。この技術は、従来の数値制御（NC）ドリル装置を使用する制御深度ドリリングとして知られています。そして、この技術はバックプレーンのような厚い基板だけでなく、あらゆるタイプの回路基板に適用できます。バックドリリングプロセスには、不要な導電性スタブを取り除くために、元のビア穴を作成するために使用されたドリルビットよりもわずかに大きな直径のドリルビットを使用することが含まれます。このビットは通常、プライマリドリルサイズよりも8ミル大きいですが、多くのメーカーはより厳しい仕様を満たすことができます。バックドリリング手順が近くのビアによってトレースやプレーンをドリルスルーしないように、トレースとプレーンのクリアランスが十分に大きい必要があることを覚えておく必要があります。トレースやプレーンをドリルスルーするのを避けるためには、10ミルのクリアランスが推奨されます。一般的に、バックドリリングによるビアスタブ長の減少は多くの利点をもたらします。これには以下が含まれます：決定論的ジッターを桁違いに減少させ、BERを低下させる。インピーダンスマッチングの改善による信号減衰の減少。スタブ端とチャネル帯域幅アンプからのEMI/EMC放射の減少。共振モードの励起とビア間クロストークの減少。連続積層よりも製造コストを低減しつつ、設計およびレイアウトへの影響を最小限に抑える。

高速設計プロセスにおけるシグナルインテグリティ分析の採用方法

Thought Leadership 高速設計プロセスにおけるシグナルインテグリティ分析の採用方法設計が複雑になるにつれて、信号整合性の問題のリスクが高まります。設計プロセスに信号整合性シミュレーションを採用することで、リスクを軽減し、リソースを保護することができます。さらに詳しく読んでみましょう。現実の信号の動作は、大学で教えられる理論的な応用とはしばしば大きく異なり、その結果、理論から実践への移行は予測不可能な結果につながることがよくあります。信号は損失、クロストーク効果、反射、スキン効果など、さまざまな方法で乱される可能性があります。これらの信号の乱れは、しばしば高額な代償を伴う深刻な影響を引き起こす可能性がありますが、そもそもこれらの問題をどのように回避できるのでしょうか？リスクとは何か？信号の歪みに関連するリスクと結果は、原因によっていくつかあります。例えば、反射の問題を見てみましょう。信号は送信機から受信機に送られますが、受信機のピンでエネルギーのオーバーフローが観察されることがあります。これは下の図1で示されています。図1 - 受信機のピンから観測されるエネルギーのオーバーフローこの効果を観察するとき、チップを焼損させる可能性のあるオーバーシュートや、デバイスを二回切り替える可能性のあるアンダーシュートなど、信号のさまざまな歪みが見られます。この状況では、デバイスを再び切り替える可能性のあるリングバックにも注意を払うべきです。どちらの場合もリスクは高く、以下を含みます：プロトタイプと再設計のための追加コスト。製品が市場に出たときに機能しないシステム。顧客から返品された際の修理または交換。では、設計で信号整合性の問題を避けるにはどうすればよいでしょうか？物理的なプロトタイプを必要とせずに、初期開発段階で信号整合性を分析する方法があったらどうでしょうか？ Altium Designer^®での信号整合性分析 Altiumには、ボード上の信号の乱れや歪みを検出するのに役立つ信号整合性分析ツールが含まれています。これは、設計プロセスの早い段階で信号の問題を検出するのに役立ち、レイアウトを行う際により良い判断を下すことができます。ボードが完成し、ルーティングとすべての銅領域が配置された後、ポストレイアウト分析を利用して、信号の実際の乱れを確認することができます。信号整合性分析によるリスクの軽減設計が時間とともに複雑になるにつれて、設計内の信号の乱れの危険性が高まります。Altiumの信号整合性シミュレーションを活用することで、高速アプリケーションの複雑さをうまくナビゲートすることが容易になります。設計フローに信号整合性シミュレーションツールを導入する方法についてもっと学びたいですか？無料のホワイトペーパー高速設計プロセスにおける信号整合性の採用を今すぐダウンロードしてください。

エンジニア向けPCB設計ガイドパート2 - PCBの計画立案

エンジニア向けPCB設計ガイドパート2 - PCBの計画立案 PCBデザイナーとして、1枚または複数のプリント基板の開発計画を立てることは、大変な仕事になり得ます。プロジェクトの開発に使用される他のソフトウェアツールがたくさんあります。チーム内の人材の進捗を追跡するために使用できるツールから、プロジェクトを実現するために内部および外部のリソースが使用するソフトウェアツールまで。高速コンポーネント、はんだマスク、コンポーネントの配置はどうでしょうか？電子製品の中心であるプリント基板を実現するために必要なドキュメントを賢くまとめるために使用されるツールほど重要なものはありませんでした。次のプロジェクトを簡単にするために、設計ツールで何を探す必要がありますか？PCB計画ガイドについて読み進めてください。 PCBデザイン：集中させるか、させないかプロジェクトを完了させ、設計目標を達成することを確実にするためのPCBレイアウトおよびプランナーツールがたくさんあります。複数のツールセットを使用する際の難しさは、プロジェクトに取り組むすべての人々の間で一貫したコラボレーションのためにこれらのツールを相互に通信させることにあります。 Altium Designer ^®は、コンセプト開発からシミュレーション、信号整合性分析までを一つの環境で提供します。ボードのスタックアップを賢く計画し、電力分配ネットワーク(PDN)の電力整合性の問題を分析する能力を提供します。サプライヤーからのリアルタイムデータを使用して、部品表の生成を効率化します。Altium Designerは、シンプルから複雑なマルチボードプロジェクトまでを生み出す強力なツールスイートを組み合わせています。信号整合性 Altium Designerを使用すると、スキーマティックまたはPCBエディターからPCBレイアウトデザインの信号整合性(SI)パフォーマンスを分析し、事前定義されたテストに対するネットスクリーニング結果を評価し、選択されたネットに対して反射とクロストーク分析を実行し、波形を表示および操作できます。 Altium Designerには、プレレイアウトとポストレイアウトのSI分析機能が含まれています。信号整合性アナライザーは、シミュレーションの入力として洗練された伝送線計算とI/Oバッファマクロモデル情報を使用します。高速反射およびクロストークシミュレーターモデルに基づいて、信号整合性アナライザーは業界で実証されたアルゴリズムを使用して正確なシミュレーションを生成します。最終的なPCBレイアウトおよびルーティングに先立ち、ソーススキーマティックから予備的なインピーダンスおよび反射シミュレーションを実行できます。これにより、PCBレイアウトにコミットする前に、ネットインピーダンスの不一致などの潜在的な信号整合性の問題に対処できます。全インピーダンス、信号反射、クロストーク分析は、最終的なボード（または部分的にルーティングされたボード）に対して実行でき、設計の実世界での性能をチェックできます。信号完全性スクリーニングは、Altium Designerの設計ルールシステムに組み込まれており、通常のPCB設計ルールチェック（DRC）プロセスの一部として信号完全性違反をチェックできます。信号完全性の問題が見つかった場合、Altium Designerはさまざまな終端オプションの効果を示し、設計を変更する前に最適な解決策を見つけることができます。 PCBアーキテクチャ Altium Designerを使用すると、迅速かつ正確にボード製造業者が必要とするドキュメントを作成できる強力なツールセットが提供されます。すべては、PCBコンポーネントの配置の特性を定義することから始まります。 PCBレイアウト計画

エンジニアのためのPCB設計ガイド：パート2 — 計画立案

Guide Books エンジニアのためのPCB設計ガイド：パート2 — 計画立案エンジニア向けPCB設計ガイドパート2 - 計画エンジニア向けPCB設計ガイドシリーズは、初心者/学生や電子工学の専門家を対象としたガイドとして機能します。エンジニアのビジョンからPCBを生産するまでの方法、段階、および実践の説明を提示します。概念から完全に組み立てられたPCBの納品に至るまで、この文書は基本的な設計段階を通じてあなたを導き、組織のニーズに合わせて調整できる実証済みの業界実践を提供します。さらに、これらのトピックをより深く探求するための有用なリンクが提供されています。イントロダクション 1枚または複数のPCBの開発を計画することは、大変な作業になることがあります。プロジェクトの開発に使用される他のソフトウェアツールがたくさんあります。チーム内の人的リソースの進捗を追跡するために使用できるツールから、プロジェクトを実現するために内部および外部リソースが使用するソフトウェアツールまで。このエンジニア向けPCB設計ガイドパート2 - 計画は、電子製品の中心を生み出すために必要な文書をまとめるために使用されるツールよりも重要なプリント基板について理解するのに役立ちます。ツール — 中央集権的なツールを使用するプロジェクトを完了させ、設計目標を達成するためには、多くのツールが利用可能です。複数のツールセットを使用する際の難しさは、プロジェクトに取り組む全員の間での連携を実現するためにこれらのツールを互いに通信させることにあります。Altium Designer^®は、コンセプトの開発からシミュレーション、信号整合性分析まで、一体型の環境を提供します。ボードのスタックアップアーキテクチャを知的に計画し、電力分配ネットワーク（PDN）の電力整合性問題を分析・モデル化する能力を提供します。サプライヤーからのリアルタイムデータを使用することで、部品表の生成が効率化されます。Altium Designerは、シンプルから複雑なマルチボードプロジェクトを生成する強力なツールスイートを組み合わせています。信号整合性 Altium Designerを使用すると、スキーマティックまたはPCBエディターからPCBの信号整合性（SI）パフォーマンスを分析し、事前定義されたテストに対するネットスクリーニング結果を評価し、選択されたネット上での反射とクロストーク分析を実行し、波形を表示および操作することができます。 Altium

Need Help?