シミュレーションと解析

シミュレーションと解析は、回路図ではプリレイアウト、完成した物理設計ではポストレイアウトで実行できます。Altium Designer には、SPICEシミュレータ、反射やクロストークのシミュレータ、サードパーティのフィールドソルバとの統合など、両方の領域で成功するためのリソースが含まれています。シミュレーションツールの使用や設計における電気的挙動の解析については、ライブラリのリソースをご覧ください。

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
PCBルーティングにおける電磁ソルバーを用いた寄生抽出 PCBルーティングにおける電磁ソルバーを用いた寄生抽出 1 min Blog PCB設計者 シミュレーションエンジニア 電気技術者 PCB設計者 PCB設計者 シミュレーションエンジニア シミュレーションエンジニア 電気技術者 電気技術者 寄生抽出:集積回路設計コミュニティは、特にゲート特性が約350 nm以下に減少し、チップが高速で動作する場合、毎日この課題に取り組まなければなりません。PCBコミュニティも、電力供給ネットワークをより良く設計し、正確なインピーダンスを持つ相互接続を行い、クロストークや結合メカニズムを適切に定量化するために、この考えに取り組む必要があります。特定のジオメトリからレイアウトの寄生を抽出するために使用できる多くのサードパーティアプリケーションがありますが、これらのツールの結果は、ほとんどの設計ソフトウェアで使用するには実用的ではありません。 PCBで寄生について心配する理由は何であり、設計プロセスでこれらをどのように扱うことができるのでしょうか?意図的および非意図的な寄生は、PCB内の信号および電力の挙動を完全に担っています。インピーダンスを計算するとき、実際には2つの重要な寄生を計算しており、これらをルーティングエンジンの一部として使用しています。これらの値を、クロストークの予測、過渡現象やリンギングを伴う電力シミュレーション、または露出したトレースへのESDパルスの結合などのために使用することもできます。 トレースのための寄生抽出 作成するPCBスタックアップは、導体に影響を与える寄生成分を部分的に決定します。実際には、特定のトレースの周りのPCBレイアウトで生じる寄生成分を決定するために複雑なフィールドソルバーは必要ありません。PCBレイアウトに配置するトレースは、そのインピーダンスを決定する自然な寄生容量と寄生インダクタンスを持っています。しかし、トレースの近くに銅を持ってくると、追加の相互容量とインダクタンスが発生し、トレースのインピーダンスが変更されます。実際には、インピーダンス計算ツールや文献やフィールドソルバーユーティリティ(Ansys、COMSOLなど)のいくつかの分析式を使用して、これらの寄生値を決定することが可能です。 PCB上の単一トレース(幅に関係なく)については、寄生容量とインダクタンスを2つの方法で取得できます: 直接計算、フィールドソルバーや学術誌の論文に見られるいくつかの複雑な分析式が必要です 比較による計算、これは寄生成分のないインピーダンス計算とカップルトレースインピーダンス計算を比較することを含みます 最初の点、直接計算は非常に強力で、いくつかの高価なソフトウェアが必要です。また、文献で特定の構造に関する式を見つけることができますが、これらは潜在的に数十のパラメータを含む非常に複雑な式であることがよくあります。異なる構造の相互結合式も一般化が非常に少ないです。 第二のポイントである比較による決定は、公式が利用可能であれば実際には比較的簡単で、異なる計算機からのインピーダンス値を比較するだけの問題です。これは基本的に、私が以前の記事で銅のプールと50オームのインピーダンスを持つマイクロストリップ/ストリップライン間のクリアランスについて行ったことです。 特定の幅のインピーダンス値を比較することによって、パラシティクスがインピーダンスに顕著な効果を及ぼす時期を決定することができます。 次のセクションでは、同様のアプローチを取りますが、Altium Designerのフィールドソルバーを使用して結果を生成します。単一エンドトレースインピーダンス計算の結果を使用し、これらを他のトレースインピーダンス計算と比較することで、いくつかの単純な公式を使ってパラシティクスの値を迅速に抽出することができます。 方法 ここでの方法は単純で、孤立したトレースのインピーダンス計算とパラシティクスを持つトレースのインピーダンス計算を比較することに依存しています。この方法で、パラシティクスの値、つまり相互容量とインダクタンスを計算することができます。この例では、Altium Designerで返される値である損失のないインピーダンスを使用していることに注意してください。しかし、これはGHz周波数までのパラシティクスの非常に正確な推定を提供します。 注意: 他のブログで作成した計算機アプリケーション(例えば、私が作成した計算機)やAltium DesignerのLayer Stack 記事を読む
モード変換 モード変換のガイド、その原因と解決策 1 min Blog 差動ペアは、受信機での適切な終端と共通モードノイズの抑制を目的として、そのインピーダンスと長さのマッチング許容度について最もよく議論されます。ボード間接続やカスケード伝送線配置などの相互接続では、時々見落とされがちな重要なEMCコンプライアンス指標があります。これはモード変換であり、差動および共通モード信号伝送のSパラメータ測定で視覚化できます。 「モード変換」という用語は、特に波が二つの媒体間の界面を横切って伝播する際に屈折する光学の文脈で最もよく議論されます。ここでは、波が真の非偏光(TEM)波から部分的または完全に偏光した波に変わることがあります。電子設計、特に高速相互接続設計では、信号が受信機で読み取り、解釈できるように、モード変換はある値以下に制限されなければなりません。この記事では、高速設計におけるモード変換の短い概要と、一般的な差動標準からのいくつかの例を見ていきます。 モード変換の概要 用語「モード変換」とは、差動信号を共通モード信号に変換することを指します。これは少し単純化しすぎるかもしれません。差動信号に含まれる全ての電力が共通モードに変換されるわけではありません。代わりに、変換された信号の一部は周波数領域に渡って広がり、特定のタイプのSパラメータ測定で観測されます。本質的に、差動信号は共通モード信号に変換される際にいくらかのエネルギーを失っており、信号の大部分が 共通モードに変換されてしまうと、差動信号は回復不可能になるかもしれません。 モード変換とそれによる共通モードノイズについて、なぜ気にする必要があるのか疑問に思うかもしれません。差動受信機は共通モードノイズを排除しないのでしょうか?これには二つの考慮すべき回答があります: 共通モード電流は共通モード放射EMI(双極子放射)を引き起こし、それが非常に強い場合、放射試験での失敗を引き起こす可能性があります。これはエッジレートの間に起こり、印刷された差動ペア/コネクターやケーブルを介した高速信号伝送中に強い放射が発生します。 受信機は受信する共通モードノイズの大部分を抑制できますが、すべてを抑制することはできません。したがって、共通モード電流は制限されるべきです。再び、これはエッジレートの間に重要です。モード変換が高いとき、信号の共通モード部分は受信機が確実に抑制できるものよりもはるかに強力かもしれません。 混合モードSパラメータ モード変換は、混合モードSパラメータを使用して数学的に記述されます。これらのSパラメータは、入力差動信号のSパラメータと結果として生じる共通モードノイズを単一の行列に混合します。同様に、この行列は、任意の入力共通モード信号(またはノイズ)と出力で見られる結果の差動モード信号のSパラメータも記述します。混合モードSパラメータ行列の定義は次のとおりです: ここで、「D」は差動信号を、「C」は共通モード信号を指します。添字の数字は通常の意味を持ち、差動ペア接続のポート1と2を指します。 ここには16のパラメータがありますが、実際にはこれらすべてが使用されるわけではありません。必要な特定のパラメータは、行列内のパラメータ命名を解読することによって決定できます: つまり、差動ペアのポート1に差動信号のみが与えられた場合に、ポート2で見られる共通モードノイズの量を決定したい場合、その量は積(SCD21)(a1d)に等しいです。これらの測定されたSパラメータを使用して、受信機に伝達される共通モードまたは差動モードの電力の量、またはケーブルに乗せられる量を決定することができます。 モード変換の限界 この共通モード信号がどれほど多いと多すぎるのか?答えは、I/Oからケーブルに伝播する共通モードノイズが非常に少なくても、EMCの失敗を引き起こす可能性があるということです。特定の電流は周波数の関数であり、取り組んでいる特定の標準に依存します。例えば、FCCクラスAおよびクラスBの製品はCISPR製品とは異なる限界を持ちます。下の表は、FCCクラスAおよびクラスBの製品に対するこれらの限界をまとめたものです(データをまとめた故ヘンリー・オットに感謝します)。 周波数 FCCクラスA FCCクラスB 1.7 MHz* 記事を読む
差動ペアのインピーダンス: PCB設計のための演算器の使用 差動ペアのインピーダンス:PCB設計のための演算器の使用 1 min Blog 私は高校でさまざまなコンピューターの授業を受け、なぜイーサネットケーブルの導体が互いにねじれているのか常に疑問に思っていました。これが、信号が互いに干渉することなく目的地に到達することを保証する単純な設計方法であることを、私はほとんど知りませんでした。往々にして、複雑な問題に対する最善の解決策は、実のところ最も単純なものです。 導体の差動配線は、イーサネットケーブルに限らず、PCBにおける主要なトポロジーの1つです。回路基板の設計者は、多くの場合、差動トレースではなくシングルエンドトレースの観点から伝送線路のインピーダンスを論じます。 一部の設計者は、差動ペアの各配線を固有のシングルエンドトレースとして扱う傾向があります。これにより、各配線間に存在する自然な結合が無視され、差動ペアのインピーダンスとシングルエンドのインピーダンスは大きく異なることになります。 伝送線路は本当にあるのか? トレースが伝送線路として動作するかどうかは、特定のトレースでの伝送遅延に依存します。デジタル信号の立ち上がり時間、つまりアナログ信号の発振周期の4分の1が、トレースに沿った往復の伝送遅延の2倍未満である場合は、トレースを伝送線路として扱う必要があります。 より保守的な業界標準のルールは、トレースの伝送遅延が、立ち上がり時間または発振周期によって定義される、臨界往復伝送遅延の10%を超える場合に、トレースを伝送線路として扱うというものです。疑わしい場合は、信号反射による問題を防ぐために、インピーダンスを一致させた方が安全です。 差動 vs シングルエンドインピーダンス 高速/高周波PCBでのインピーダンスの不整合は、信号を乱す可能性があります。信号の共振によるリンギングなどの問題は、シングルエンドの配線にインピーダンスの顕著な不整合がある場合に発生します。通常、低周波信号ではインピーダンス整合は不要です。ただし、トレースとその上流、および下流のコンポーネントの間の不整合が大きい場合は例外です。高速および高周波のPCBでは、インピーダンスは常に一致する必要があります。 シングルエンドトレースのインピーダンスは、通常、伝搬信号が含まれているかどうかにかかわらず、隣接するトレースを無視して計算されます。差動ペアでは、隣接するトレースが信号トレースとして逆方向にリターン電流を伝搬すると仮定すると、一方のラインの信号は誘導によって他方のラインに結合されます。またこれらのラインは、基板誘電体に起因する 寄生容量をライン間に持ちます。 PCBの差動ペアの配線とビア クロストークがコントロールされるほか、差動トレース間の結合によって、実際には各トレースのインピーダンスが低下します。設計者は、単純なシングルエンドトレースのインピーダンス演算器を使用して差動トレースのインピーダンスを計算すべきではないことに注意する必要があります。 デジタル信号の場合は、差動インピーダンスを計算する際に信号の周波数帯も考慮する必要があります。数学的に理解するため、デジタル信号の周波数内容は、アナログ周波数の合計として表すことができます。これは、デジタル信号を伝送する差動ペアでの結合は、デジタル信号の周波数帯全体に大きく依存することを意味します。 デジタル信号の強度の大部分は、折点周波数より低い周波数に集中しており、立ち上がり時間の逆数の約3分の1に等しくなります。動作周波数と折点周波数の間のすべての周波数が、インピーダンスの決定要因になります。 差動インピーダンス演算器 ストリップラインとマイクロストリップの差動ペアは、基層の存在によりインピーダンス値が異なります。対称、および非対称のストリップラインや、埋め込みマイクロストリップも、表面マイクロストリップとはインピーダンス値が異なります。 基層の絶縁体および形状により、配線の有効比誘電率が変更され、配線が伝送線路として機能するかどうかを決定する臨界遅延時間も変更されます。 多くの差動インピーダンス演算器を使用する場合は、トレースの有効比誘電率を事前に知っておく必要があります。これには、特定のジオメトリに合わせて調整された別の計算機能が必要です。 記事を読む