Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
差動ペアと仲良くなる ディファレンシャルペア回路図との友達作り 1 min Blog 差動ペアを扱う際、特に回路図に差動ペアの指示が追加されていない設計を引き継いだり、インポートしたりする場合に、疑問が生じます。回路図のドキュメントに指示を設定することは実際に必要なのでしょうか？ Altium Designer® で回路図の差動ペア指示を使用するためには、特定の命名規則を使用する必要があります。ペアの負と正の信号はそれぞれsignalname_Nおよびsignalname_Pの規則に従って命名され、各信号には差動ペアの指示が添付されている必要があります。差動ネット名が+と-や_Hや_Lなど、別の方法で示されていた場合、Altiumが回路図の指示を利用できるように、ネット名を_Nおよび_Pの接尾辞でリネームする必要があります。 しかし、より柔軟な命名規則に基づいてPCBエディタで差動ペアを作成する方法があります。必要なのは、回路図上の差動信号に、ペアの正と負のネットを何らかの一貫した方法で定義するネットラベルがあることだけです。回路図上で_P、_Nの規則に従っていたとしても、次の方法を使用すると、回路図に差動ペアの指示を最初に配置することなく、PCBエディタ内で差動ペアを作成できます。 PCB上で名前付き信号から差動ペアを作成するためには、ECOの実行を通じてすべてのネットデータがPCBにロードされていることを確認してください。Design » Update PCB from Schematicsを使用するか、PCB Design » Import Changes from .PrjPcbから選択します。ECOからの変更を実行し、ネットがPCBにロードされます。 PCBエディタで、 View » 記事を読む
PCB製造ファイル形式の戦い ODB++ 対 Gerber X2 対 IPC-2581：PCB製造ファイルフォーマットの戦い 1 min Blog Intelligent PCB design output file formats include ODB++, Gerber X2, Gerber X3, and IPC-2581. These files are essential for PCB manufacturing. 記事を読む
PCB内に埋め込まれた側面発光LEDを作成するための実践的なステップ PCB内に埋め込まれた側面発光LEDを作成するための実践的なステップ 1 min Blog 埋め込みPCBの空洞は、LEDなどのコンポーネントに側面からアクセスするために、PCBの端に沿って使用することができます。 記事を読む
名前の中身 - コンポーネント開発 パート2 名前に何が含まれているのか - コンポーネントコード開発 パート2 1 min Engineering News このブログでは、Altium Designerのコンテンツチームがプリント基板（PCB）のコンポーネント、シンボル、フットプリントにどのように名前を付けているかを概説します。 これは非常に退屈な出発点のように思えますが、エンジニアリングの世界で回路基板のコンポーネントに名前を付ける方法を見つけ出すことが、しばしば活発な議論の原因となることに気づきました。 コンポーネントに関するパラメトリック情報はcmplibの行に昇格されます。これにより、シンボルとは別にコンポーネントに名前を付ける自由が得られ、パラメトリック情報とシンボル自体の再利用の機会が大幅に向上します。 PCBコンポーネントの命名 いくつかの用語を定義させてください； 汎用コード： これは、同じ機能を持つが（パッケージ、温度/速度グレード、RoHSなどの点で）いくつかの違いがあるデバイスのグループの名前です。一部のベンダーはこのコードを「部品番号」と呼んでいます。 注文コード： これは、特定の種類のデバイスの名前です。非常に具体的です。残念ながら、一部のベンダーはこれを「部品番号」と呼んでいます。 例として、一般的なコードLT1720を見ると、24種類の注文コードがあることがわかります。例えば、 LT1720CDD#PBF は鉛フリーの LT1720 で、 DD8 パッケージに入っています。 回路基板内の不一致を避けるために、注文コードには「部品番号」、一般的なコードには「汎用部品番号」という用語を定めました。ここからは、部品番号と汎用コードについて言及します。 （ほとんどの）Altium Designerのコンポーネントには、それぞれのパラメータが含まれています。また、注文コードをコンポーネントのコメント欄に記入するという伝統があります。PCBコードのいずれかを検索すると、有用な結果が得られるというわけです。 記事を読む
設計のヒント：PCBリリースビューを使用して出力ジョブファイル処理を自動化する Altium DesignerでPCBリリースビューを使用して出力ジョブファイル処理を自動化 1 min Blog オレンジの皮を剥く方法はたくさんありますが、言うまでもなく、その中には良い方法とそうでない方法があります。そして、設計から製造および組立ての出力を生成する際にも、この格言は真実です。このPCB設計のヒントでは、FAEのDave Cousineauが、Altium Designer®のPCB設計リリース機能を使用して、出力ジョブを管理する再利用可能で非常に効果的な方法を説明しています。 Altiumプロジェクトに必要なドキュメントの要件を定義して保存するために出力ジョブファイルを使用することは、非常に効率的で強力な機能です。出力ジョブファイルによってサポートされる出力タイプが増えるにつれて（AD10にはフットプリント比較レポート、STEPファイルエクスポート、3Dムービー作成が追加されました）、または企業のドキュメント要件が増加するにつれて、必要な出力コンテナの数は非常に多くなる可能性があります。現在、Altiumの出力ジョブファイルエディタ自体では、バッチジョブ用に一度に複数の出力コンテナの内容を生成する方法はありません。したがって、完全なドキュメントパッケージを生成するには、多くのマウスクリックが必要になるかもしれません。 AD10は、設計を生産にリリースするための標準出力を備えた新しいデザインデータ管理プロセスを導入しました。このプロセスの目的は、Altiumのリビジョンコントロール統合と新技術を活用して、自動化された高完全性のジョブ出力設計リリースシステムを提供することです。しかし、リビジョンコントロールやVaultsを使用してい ない お客様でも、提供される自動化の一部を利用することができます。この自動化は、一つまたは複数の出力ジョブファイルをバッチ処理するために使用でき、以下に概説されています。 出力ジョブファイルの編集 出力ファイルプロセスの最初のステップは、リリースプロセスがそのコンテナを検出するように出力コンテナを設定することです。これは、コンテナの設定で「変更」リンクを最初にクリックすることによって行われます： 基本パスが[Release Managed]に設定されてい ない 場合は、現在の基本出力フォルダの名前をクリックします。 これにより、[Release Managed]と[Manually Managed]の選択肢を示す小さなウィンドウが表示されます。[Release Managed]オプションを選択します。これで、出力は[Manually Managed]フォルダ名によって指定された場所に書き込まれるのではなく、メインの出力場所はリリースプロセスによって決定されます。 Base Pathが現在[Release 記事を読む
電力ネット管理 - 第2弾 電源ネット管理 - 第2弾 1 min Blog 最近のブログ投稿「パワーネット管理」について、非常に興味深く、有益なコメントが多数寄せられました。多くの人が議論に参加してくれるのを見ると、私にとって心温まることです。これらの貢献は、パワーマネジメントの領域がいかに広大で複雑であるかを理解するのに役立ちました。 最近のブログ投稿「 パワーネット管理」について、非常に興味深く、有益なコメントが多数寄せられました。多くの人が議論に参加してくれるのを見ると、私にとって心温まることです。これらの貢献は、パワーマネジメントの領域がいかに広大で複雑であるかを理解するのに役立ちました。皆さんにとって、どのようなタイプの設計を行っているにせよ、明らかに非常に重要な領域です。 これらのコメントの多くは素晴らしい提案やアイデアを提供しています。これらを一つにまとめ、整理し、前進するための明確で有用な方法を示すことを試みたいと思います。 この問題に取り組むにあたり、まずは対処すべき問題をより明確に定義し、分類することから始めたいと思います。そうすることで、電力管理を「エネルギー消費」（言葉遊びをお許しください）が少なくなるようにするために、各問題または問題のクラスごとに、可能な解決策のアプローチを提案しようと思います。その際、これらを実装するために必要な開発努力を見積もろうと思います。 最初のタイプの問題は基本的なものです。 各電力ネットワーク（コンポーネントに電力を供給するために関与するネットのセット）は、最終的には何らかの外部電源に接続されるべきです。また、任意の外部電源もどこかに電力を供給するべきです。特定の電力ネットワークでは、基本的な予算制約を守るべきです（生成される電力は消費される電力以上であるべきであり、共通のネットに接続するデバイスの動作電圧範囲は一致するべきです）。また、電力ネットワークが信号（プルアップやプルダウンを指します）と相互作用する場合、実際のエラーを覆い隠すような偽のエラーが生成されるべきではありません。 次に、より複雑な性質の問題があります。 各電力ネットワークの予算は、供給されたものが適切に分配され（各部品が正しく機能するため）、最終的にはあらゆる可能な運用状況下で収集されるように、正確に管理されるべきです。懸念されるのは、供給側でどの電圧の下でどれだけの電流が提供され、それがどのように収集され返されるかです。 最後に、もっと高度な問題があります。 最終的には、使用される部品の電力要件を物理的に満たす方法でPCBを設計する必要があります。繰り返しの作業やエラーを避けるために、これらの設計制約は回路図情報から自動的に計算されるべきです。そして、結果が適切であることを確認するために、最終的なPCB設計をシミュレートする必要があります。これらは、電力および分割面の設計、ルート管理、熱管理、部品のストレスなどの問題領域に関するものです。 単純な電力接続のチェック 最初の一連の基本的な問題については、電力ネットワーク、そのノードとその基本的な特性を定義する手段があれば、基本的なチェックを比較的簡単に実行し、設計者の注意を潜在的な問題に集中させることができると思います。 私が考えている基本的なチェックは次のとおりです： ネットワーク上に少なくとも一つの電力の生産者が存在する。ネットワークで生成される電力は、消費される電力以上である。 ネットワークに接続されたデバイスの電圧範囲は、少なくとも交差するべきである。 重要な問題は、これを実装する実用的な方法は何かということである。 まず、電力ネットワークを「構築」する方法を考えてみましょう。電力ネットワークとは、単にそれが必要な部品に電力を提供するために関与するネットのセットに過ぎません。 私は、これを定義する目的を達成するための良いメカニズムとして、部品の透視図を見つけます。 前の投稿で提案されたグラフィカルな表現が適切でないことを理解しており、完全に指摘された点を理解しています 記事を読む
FPGA設計におけるメタステービリティの低減 FPGA設計におけるメタステービリティの低減 1 min Thought Leadership ここでは、デジタル回路、そしてFPGA設計におけるメタスタビリティの概念について見ていきます。そして、その「出現」を、その影響を軽減する実証済みの設計原則に従うことで大幅に減少させる方法についても説明します。 メタスタビリティ！これが何らかの未来的な保持容器や力場の完全性に関連していると思われるかもしれませんね。「ワープドライブのフラックストライアングレーターとクリオニックエンベロープのメタスタビリティが臨界レベルに達しています、キャプテン！」 しかし、日々デジタル電子機器と向き合っている皆さんにとって、この用語は軽蔑と尊敬の入り混じった反応を引き出すかもしれません。 ここでは、デジタル回路、そしてFPGA設計におけるメタスタビリティの概念について見ていき、その「出現」を、その影響を軽減する実証済みの設計原則に従うことで大幅に減少させる方法について説明します。 メタスタビリティの説明 メタステービリティは、デジタル回路内のレジスタ（または古い言い方をするとクロックされたフリップフロップ）の出力に関するもので、出力端子が「メタステーブル状態」に入る可能性があります。FPGAデバイスは通常、D型フリップフロップを使用します。このような状態に入る方法を見る前に、レジスタの動作に関連するいくつかの基本的なキータイミング要素を思い出すことが良いでしょう： 「セットアップ時間」 - これは、次のクロックエッジが到着する前に、レジスタへの入力が安定していなければならない最小時間です。データシートでは通常、Tsuとして表示されます。 「ホールド時間」 - これは、クロックエッジの到着後、レジスタへの入力が同じ安定した状態で続く必要がある最小時間です。データシートでは通常、Thとして表示されます。 「クロックから出力までの遅延時間」 - これは、クロックエッジが到着した後、レジスタの出力が変化するまでの時間量です。これは、レジスタの「安定時間」または「伝播遅延」とも呼ばれます。例えば、Tco、またはTphlとTplhとしてデータシートに表示されることがあります。 信号が異なる非同期クロックドメイン間で移動する場合 – 全体の設計内の異なる、または関連しないクロックで動作しているデジタルサブサーキット – メタステービリティに遭遇する可能性があります。これは、設計の非クロック領域から同期システムへのデータ転送にも当てはまります 記事を読む