Mobile menu
Manufacturing Outputs and Compliance
ホーム Manufacturing Outputs and Compliance

Manufacturing Outputs and Compliance

Generate accurate manufacturing outputs while ensuring compliance with industry regulations, reducing production errors and time-to-market.

Altium's Manufacturing Solutions
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
自動ピックアンドプレース機は、汎用回路基板に迅速にコンポーネントを取り付けます。電子および回路基板製造 PCBデザイナーが良い顧客になる方法：製造の観点から 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 製造サービス会社との強力なパートナーシップは、生産プロセスがスムーズに進むか、コストのかかる遅延が発生するかの違いを意味することがあります。製造者の視点からすると、顧客の特定の慣行が、デザイナーを単なるクライアントから価値あるパートナーへと昇格させることもあれば、見積もりのリクエストが列の後ろに押しやられる原因となることもあります。 PCBデザイナーが最高の顧客となる方法についてのガイドです。これにより、高いレベルのサービスを確保し、製造業者との強固な関係を育むことができます。 製造業者のプロセスと能力を理解する 優れた顧客になるための基本的なステップは、製造業者のプロセスと能力を理解することです。時には、製造業者がどのように運営しているかをより深く理解するために、製造プロセスを経験する必要があります。各製造業者には独自の強みと限界があり、設計要件をこれらと合わせることで、多くの潜在的な問題を防ぐことができます。 設計プロセスの早い段階で製造業者との議論を開始してください。単純なボード以外のものを製造する場合は、製造業者の能力と材料の選択肢を決定する必要があります。設計チームは、メールを送るだけでこの情報をすぐに入手できます。この情報は、製造業者のより広範な DFMガイドラインの重要なサブセットです。これらのガイドラインに準拠した設計は、製造が容易であり、エラーや遅延のリスクを減らすことができます。 明確で完全なドキュメントを提供する 製造業者は、見積もりを提供し、生産を進めるために、ビルド要件に関する完全なドキュメントを必要とします。製造業者には、標準のビルドファイルセットが必要であり、それにはGerberファイル、ODB++、またはIPC-2581のエクスポートが含まれます。エクスポートには、必要なPCBレイヤー（銅、シルクスクリーン、はんだマスク、ドリル図面）をすべて含めてください。 明確で正確なドキュメントは、確認のための行き来を最小限に抑え、プロセスを加速させます。残念ながら、Gerberファイルには、製造を完全に見積もり、進行するために必要なドキュメントのごく一部しか含まれていません。必要な他の重要な情報は以下の通りです： 注記付きの製造図面 ドリル表を示すドリル図面 ドリル図面に一致するNCドリルデータ ボードの形状が特殊な場合は、機械図面が必要になることがあります 完全な 製造ノートを含む製造図面を省略すると（ リジッドフレックスPCB製造ノートに関するこのリソースも参照）、製造業者がこれを要求するか、PCB内ですべての製造詳細を指定するよう求められます。 Draftsmanでの完全な製造図面ドキュメント。 完全なドリル表とそれに対応するデータは、製造業者が今後のビルドの処理ニーズを判断するのに非常に役立ちます。NCドリルデータからドリル表を再構築するのではなく、製造ドキュメントパッケージにドリル表とドリル図面を含めることで、製造業者は使用されているドリル、PCB内のドリルヒット数、許容されるドリルサイズの許容差、関与するレイヤーペアを正確に把握できます。 Draftsmanドキュメントでドリルテーブルを生成する方法について、 Altiumドキュメントで詳しく学びましょう。 記事を読む
新しいEU 2025 待機電力消費基準 新しいEU 2025 待機電力消費基準 1 min Blog 欧州連合（EU）は、2025年に電子機器の新しい待機電力基準を導入する準備をしています。これらの規制により、多くの種類の製品に対して待機電力消費が大幅に削減されることが求められます。その目的は、エネルギーコストを数十億ドル節約し、さらには毎年数百万トンのCO2排出量を削減することです。 EUは長年にわたり、エネルギー効率と環境持続可能性の取り組みや立法において世界をリードしてきました。EUがますます注目しているのは、電子機器やデバイスの待機電力消費—時には「ファントムロード」や「ヴァンパイア電力」とも呼ばれる—です。 なぜ待機電力に焦点を当てるのか？ 一つのデバイスの待機電力消費を見ると、それほど大きな問題には見えません—多くのデバイスで月に1kWh未満です。しかし、全体像を見て、今日使用されている数百万台のデバイスを考慮に入れると、待機電力は家庭やビジネスで使用される電気の大きな部分を占めることがわかります。待機電力は、先進国における全体の電気使用量の最大10%を占めると推定されています。このような無駄遣いは、すべての人々の電気代を高くし、環境に害を及ぼす炭素排出を増加させます。 2025年基準：より厳しい制限、範囲の拡大 2023年4月に発表された、 EUの新しい2025年の待機電力基準は、2025年5月9日に施行される予定です。これらの基準は、待機モードのデバイスに対してより厳格な要件を設定し、現行の法律よりも多くの製品カテゴリに適用され、より厳格なテストと報告手順を要求します。この規制は、製造業者が よりエネルギー効率の高い製品を設計するよう促し、ヨーロッパのより大きな気候目標に向けて積極的な貢献をすることを目的としています。 待機電力要件は、EUの 持続可能な製品のためのエコデザイン規制（ESPR）の一環です。この規制は、製品の設計および製造から最終的な廃棄に至るまで、製品の環境性能基準を設定します。ESPRの下では、EUで販売されるすべての電子製品は、待機電力を含む多くの分野で特定の基準を満たさなければなりません。 待機電力許容量の削減 現行の規制によると、デバイスの許容待機電力消費量は最大1Wです。新しい2025年の規制によると、これらの基準によって規制されるデバイスは、待機またはオフモードで0.5W以上を使用することはできません（これは2027年にさらに厳しくなり、最大0.3Wまで引き下げられます）。デバイスが待機モード中にアクティブなディスプレイ画面を持っている場合、制限は0.5Wではなく0.8Wです。 「ネットワーク待機」モードを持つデバイスにも新しい制限が適用されます。つまり、製品がアクティブに使用されていないときでも、デバイスはネットワーク接続（例えば、Wifi）を維持します。これらのデバイスの現在の最大消費電力は、製品タイプによって3Wから12Wの範囲です。新しい2025年の基準は、この許容量を2Wから8Wに減らし、よりエネルギー効率の高いネットワーキング技術の開発を促進することを意図しています。 より広範な製品カテゴリのカバレッジ 2025年のアップデートでは、EUの待機電力使用規制がこれまでよりもはるかに多くの製品カテゴリーに拡大されます。これは、現行の規制に含まれていない多くの種類の電子機器が、家庭やビジネスの両方で非常に一般的になり、全体の待機消費電力による電気使用量に大きく貢献するようになったためです。 現在、規制は家庭用電化製品やオフィス機器、例えばテレビセット、コンピュータ、キッチン機器などに焦点を当てています。新しい2025年のガイドラインの下では、スマートスピーカー、ゲームコンソール、モーターで動作する家具、自動カーテンやブラインド、およびスマートホーム/スマートオフィス環境で使用されるその他のデバイスなど、追加の製品カテゴリーが含まれるようになります。 変更と関連するエネルギー節約のいくつかの例を以下に示します： 現行の規則が適用されるテレビは、現在、待機電力使用が最大1Wに制限されています。新しい2025年の基準ではこれを半分の0.5Wに削減し、毎日20時間待機状態にあるテレビ1台あたり、年間で推定3.65kWhのエネルギー節約が見込まれます。 スマートスピーカーは、現行の規制には含まれていないが、2025年のガイドラインには含まれることになる製品の例です。現在、ほとんどのスマートスピーカーはスタンバイモードで約2-3Wを使用しています。新しい規制では、これを大幅に削減し、0.5W以下にすることが求められます。これにより、デバイスごとに年間約17.5kWhの節約が見込まれます ゲームコンソールも新しい規制の対象に含まれます。現在、これらは一般に休止モードで10-15Wを消費していますが、拡大された2025年のガイドラインでは、ネットワークスタンバイ時にはこれらのデバイスが2Wのみを使用することが許可されます。この変更により、コンソールごとに年間約100kWの節約が見込まれます。 記事を読む
RISC-Vは高度なチップの供給チェーンをどのように変えるのか？ RISC-Vは高度なチップの供給チェーンをどのように変えるのか？ 1 min Blog 革新的な新しい電子機器から最も強力な人工知能（AI）の使用事例に至るまで、先進的なチップは最新技術の背骨を形成しています。現在のイノベーションの速度は、より小さなパッケージでのより多くのパワーにかかっています。 長年にわたり、多くの産業がカスタムチップの設計を追求する専門知識やリソースを持っていませんでしたが、カスタムチップは消費者向け電子機器、コンピューティング、データストレージおよび集約、モビリティなど、さまざまなアプリケーションでの機能の幅広い範囲をもたらすという事実にもかかわらずです。 しかし、そのようなコンポーネントを提供する能力と容量は、主に世界中のいくつかの主要メーカーにあります。一部の国はこの分野で台頭しており、経済がそれに依存しているためにファブの能力を構築していますが、寡占市場は米国、中国、台湾で構成されています。世界中で変化が起こっていますが、権力を持つ者（中国と米国）は、輸入と輸出に関する戦いでその権威を行使しています。 これらの国々が互いに争っている間、部品設計者たちは、開発と製造の取り組みにおける柔軟性の源泉を検討しています。リデュースド・インストラクション・セット・コンピューティング・アーキテクチャの第5版（RISC-V）は、多くの企業にカスタマイズされた半導体製品を大幅に削減されたコストで提供するプラットフォームを提供することができるだけでなく、新しいコンポーネントのための高価なIPライセンスの排除も可能にします。 RISC-Vとは何か？ 今日利用可能な2種類のコンピュータ処理ユニット（CPU）構造の間には議論があります。一般的に、高性能チップメーカーのIntelとAMDはx86構造を使用しています。代わりに、複雑命令セットコンピュータ（CISC）の一般的な選択肢であるARM CPUがあります。しかし、無料で使用できるオープンソースソリューションが利用可能になることで、開発者はさまざまなアプリケーションに適応させることができる、より柔軟性の高いプラットフォームを活用することができます。 使い勝手の面で、"RISC-V"（「リスク・ファイブ」と呼ばれる）は、製造業者自身から派生する制約なしに、より革新的なCPUを構節するためのより柔軟なアーキテクチャと見なされています。2014年にカリフォルニア大学（UC）バークレー校によって導入され、現在はRISC-V Internationalという非営利団体が監督しているRISC-Vは、CPUの設計や再検討に必要な要件が少ないという特徴があります。RISC-Vを従来のCISCアーキテクチャと比較すると、前者は高い処理能力を要求するさまざまなアプリケーションにより適応しやすいです。 ロイヤリティフリーのチップ開発の機会 使いやすさが評価される一方で、オープンソースプラットフォームであるRISC-Vはロイヤリティフリーでもあります。歴史的に、半導体設計者はx86やARMに向かい、それぞれの所有者にプラットフォームの使用料を支払ってきました。自由の要素がRISC-Vに多くの賞賛をもたらすことに驚くことはありません。さらに、オープンソースのサポートは、x86やARMでは明らかでない、または利用できないかもしれない能力や設計アイデアへのアクセスを設計者に提供します。 中国対米国：オープンソースISAへの制限 RISC-Vの使用とより高度な技術の開発は、 中国と米国の間の対立によって影を落としています。セキュリティへの懸念だけでなく、EDA市場での競争もあり、米国はRISC-Vに関連するトピックでの米中研究者間の協力を禁止することによって、中国によるRISC-Vの使用を抑制する支援をしています。中国は、英国のARM社や米国のIntel社に代わる代替手段として、RISC-VオープンISAを活用したコンポーネントの研究開発に大きく投資しています。 RISC-Vがチップ供給チェーンに与える影響 米国によって中国に課された制限、新しい設計組織の可能性、ファブレス製造モデルの採用など、RISC-Vがグローバルな電子設計自動化（EDA）供給チェーンに長期的に与える影響を決定する要因はいくつかあります。 OEMはファブレスチップ企業になるのか？ RISC-Vのオープンソース性質は、設計チームがISAと設計例にアクセスできるようになるため、サプライチェーンにも変革をもたらす可能性があります。これにより、企業は特定のメーカーに縛られることなく、 より高度なコンポーネントを自社で開発する能力を得ることができます。IntelやTSMCなどからの製造能力へのアクセスが拡大することで、企業はライセンス料の負担が少なく、リスクも低い状態で独自のカスタムチップを製造する大きな機会を得ています。Microsoft、Tesla、Northrop Grummanなどのテクノロジー企業がチップ設計活動を内製化しており、RISC-Vは他の企業にも同様の道を歩むチャンスを提供しています。 記事を読む
DFM for Space 航空宇宙プロジェクトのための必須DFMのヒント 1 min Blog PCB設計者 PCB設計者 PCB設計者 製造のための設計（DFM）はかなり複雑になることがあります。製造が容易でありながら、高品質、信頼性、およびコスト効率を確保する製品を作成することを含みます。DFMは、信頼性のための設計（DFR）、テスト可能性のための設計（DFT）、組み立てのための設計（DFA）などの関連概念も包含します。 宇宙産業では、DFMの要求はさらに大きくなります。設計者は、温度、放射線、真空などの極端な環境を考慮に入れなければなりません。ESAやNASAなどの異なる宇宙機関の厳格な信頼性要件と様々な基準のために複雑さが増します。これらの基準を満たすコンポーネントは非常に高価になることがあり、ボードのリビジョンごとにさらなる費用が加わります。宇宙用の最初のPCBを設計している場合でも、プロセスについて単に好奇心がある場合でも、読み続けてください。経験豊富なユーザーでもここで貴重な洞察を得ることができるかもしれません。 PCBメーカーとの早期連絡を維持する これは明らかに思えるかもしれませんが、非常に重要です。最初から、設計と品質の要件を満たすスタックアップと材料を選択する必要があります。プリプレグとコアが低いアウトガス特性を持っていることを確認してください、特にあなたのボードが光学要素の近くにある場合は特にです。早期にHDI（High Density Interconnect）を使用するかどうかを決定してください。これにより、PCBを小さく、より信頼性の高いものにすることができますが、製造およびテストのコストが高くなります。スタックアップでμviasを簡単に定義できます。 接続の信頼性を高めるために、低電流を運ぶ信号であっても、2つ以上のレーザービアを使用してください。 パッド内の2つのビア。ビアの色は、最下層とその直上の層を示しています。 組立工場と早期に連絡を取り合う この重要な点はしばしば見落とされます。各組立工場は異なるフットプリントに対して特定のプロセスを持っており、フットプリントのサイズは組立工場の要件に合わせる必要があります。エンジニアリングモデル（EM）の場合、異なるフットプリントを持つ宇宙用には認定されていないコンポーネントを使用するかもしれません。フライトモデル（FM）コンポーネント用にボード上にスペースを確保することは良い習慣です。さらに、比較レポートを使用して、すべてのフットプリントが最新であることを確認してください。 比較レポートのサンプルビュー 重いコンポーネントには接着剤を検討する 重いコンポーネントには安定性のために接着剤が必要です。この接着剤のためのスペースをフットプリント上に残してください。これを示すには、別のレイヤーに情報を配置するか、そのエリアに他のものを配置しないようにキープアウト領域を指定することができます。 接着剤の配置がキープアウト領域によってマークされたフットプリント（両側に二つの赤い長方形） テストを忘れないでください 宇宙産業では、軌道上での修理が不可能なため、テストは非常に重要です。はんだ接合部での信号のプロービングは避けてください。これはそれらにストレスを加える可能性があります。代わりに、徹底的なチェックのために基板上にテストポイントを配置してください。GNDポイントを近くに配置すると便利です。 テストポイントのための典型的な回路図シンボル PCB上のテストポイント 基板をアウトガスさせることを許可してください 宇宙産業の要件を満たす材料であっても、わずかにアウトガスすることがあります。これを容易にするために、PCB上でハッチングされたポリゴンを使用してください。しかし、 記事を読む
PCBデータパッケージを分割してIPを安全に保つ PCBデータパッケージを分割してIPを安全に保つ 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 PCB製造データには、収益性を高めるための金の卵が含まれています。誰があなたのデータを受け取り、何が秘密に保たれているかを確実に追跡してください。 記事を読む
PCB製造において標準スタックアップを使用するタイミング PCB製造において標準スタックアップを使用するタイミング 1 min Blog 標準のPCBスタックアップは、PCB製造において便利な選択肢ですが、このアプローチを取る前に、設計要件を満たしていることを確認してください。 記事を読む
PCBビア製造のための直接金属化プロセス PCBビア製造のための直接金属化プロセス 1 min Blog PCBにビアやスルーホールが製造される際、穴の壁に必要な銅を構築するために金属の堆積とめっき処理が必要となります。ビアの壁に金属膜を構築する作業は電鋳として知られるプロセスで行われますが、このプロセスを実施する前に、さらなる堆積のためのシード層を形成するための初期金属化処理が必要です。後続の電鋳銅プロセスをサポートするために使用できる初期金属化処理には、無電解銅と直接金属化があります。 無電解銅は、業界全体で使用されている標準的な長期にわたる初期金属化処理です。低密度設計では、無電解銅は広く使用されているプロセスであり、適切に制御されていれば、顕著な信頼性の問題は発生しません。高密度PCBでは、マイクロビアの小さな特徴サイズのため、無電解銅めっきの信頼性の問題がより明らかになる可能性があります。 デバイスの小型化が進むにつれて、直接金属化の容量が増加することが期待され、これは UHDIデザインのための信頼性の高い製造およびめっき容量のニーズに対応することになります。これは、IC基板の需要の予想される成長と、電子製造容量の国内回帰の現在のトレンドに一致しています。 初期金属化の概要 PCB製造における主要な金属化プロセスは、穴あけとデスミアの後に実行され、このプロセスは、めっきが必要な穴内にシード層を形成するために使用されます。シード層は、下記に示すように、穴壁に沿って形成され、このシード層が後続の電気めっきの基盤を形成します。 電気めっきを用いた主要な金属化およびビア形成。 最終的な穴壁厚さ（ほとんどの設計で1ミル）まで電気めっきにより銅層が堆積された後、外層のめっきとはんだマスクが適用され、これにより最終的なめっき層を アンテントされないビアに適用することができます。ビア壁がめっきされると、穴壁内の堆積された銅の厚さを評価し、穴軸に沿っためっきの均一性を確保するために、微細構造分析が行われることがあります。 大きな直径では、大きなアスペクト比を含む場合、結果として得られるめっきは一般に非常に高品質であり、非常に信頼性が高いとされています。小さなサイズにスケールダウンすると、無電解銅はいくつかの信頼性の課題を示し始め、より厳密なプロセス制御の使用、または直接金属化プロセスへの完全な移行を動機付けます。 無電解銅 無電解銅は、電鋳前に使用される伝統的な一次金属化プロセスです。このプロセスは、PCB絶縁材料上に直接、パラジウム触媒を用いて溶液から銅の薄層を堆積させます。薄い銅層が堆積されると、最終的な銅めっき厚さに達するまで上に電鋳銅が堆積されます。このプロセスは、パラジウム触媒の存在下でホルムアルデヒドを使用して銅イオンの還元反応を含みます。 2HCHO + 2OH − → 3H 2 (g) 記事を読む