技術コンテンツ - ホーム | PCB設計ソリューション

Newsletters 超高密度接続設計におけるマイクロビアの信頼性 Judy Warner: 今年の初めに、カリフォルニアのIPC Apexでお会いすることができました。そのときの会話では、マイクロビアの信頼性に関する広範な問題についてお話をお伺いしました。読者のために改めて説明していただけませんか。 Jim Brown: はい。テクノロジーへの需要が高まるにつれ、プリント基板の密度に対する要求も厳しくなっています。そのため、Ultra-HDI（超高密度接続）、スタックマイクロビア、75ミクロン未満の線路が生み出されました。マイクロビアは10年以上にわたって使用されていますが、通常は1つのレベルでした。配線スペースを改善するニーズの高まりを受け、スタックマイクロビアが設計者のツールボックスに加えられることになりました。スタックマイクロビアでは、温度上昇（リフロー）時に「Z」軸方向の膨張が起こりやすいため、対象パッドでの相互接続に問題が生じます。パッドとE-Lessの間、E-Lessからフラッシュ、電解銅箔。これら3つのインターフェイスが不具合の発生箇所になります。厄介な点は、高温で分離が発生することです。ただし、温度が下がると機械的に再接続して不具合が自動的に「修復」することが多いため、フィールド障害につながる可能性のある潜在的な欠陥となります。 Warner: この問題は、どれくらいの間、業界に影響を及ぼしているのでしょうか。また、どこからともなく現れたように見えるのはなぜでしょうか。 Brown: いい質問ですね。この問題は、2008年頃に一般に知られるようになりました。ただ、スタックマイクロビアの導入は限定的で、使用する場合も厳格なスクリーニング手順が実施されていました。現在では、テクノロジーの進化に伴い、次世代設計のほとんどで必要となるUltra-HDIが広く採用されているため、この問題が「どこからともなく現れた」ように見えるというわけです。 Warner: この問題はどれくらい広がっていますか。また、設計者が基板の不具合を避けるためにこの問題について知っておくべきことは何でしょうか。 Brown: これもいい質問ですね。蔓延の程度は幻のようなものです。ほとんどの欠陥が潜在的な欠陥である場合に欠陥率を把握する術はないでしょう。エンジニアは、サプライヤーを入念に精査して、不具合のメカニズムを完全に理解し、それらを軽減するためのプロセスと手順を実施する必要があります。その後はテストが全てと言えます。私の務めるGreenSource Fabrication社では、CAT-OMテストを使って、マイクロビアの信頼性を判定しています。Ultra-HDIテクノロジーを定期的にテストし、継続的な改善のためのフィードバックを得られるようにデータを収集しています（6σ）。ISTを使用している製造業者もありますが、弊社では、リフロー時に構造で発生する熱をシミュレートして熱サイクル全体で抵抗をモニタリングする方法として、OMテストの方が優れていると考えています。もう1つの方法は、「前と後」の抵抗チェックです。周辺温度に戻ると不具合が自動的に修復される場合、その不具合を検出することはできません。Motorola Solutions社のJerry Magera氏が所有するデータでは、不具合は、多くの場合、210°C ～

片面基板の設計の要点プリント基板は電子回路の配線手段として登場し、電子部品と歩調を合わせて進化してきました。 1960年代に入りトランジスタが使われるようになると、真空管時代の空中配線に変えてプリント基板が使われるようになりました。そしてその後 IC・LSI が現れ、その進化に合わせて基板の多層化が進みまました。その結果、現在のデジタル機器では当り前のように多層基板が使われるようになりました。片面基板はプリント基板の原型であり、今では時代遅れなものに見られがちです。しかしまだ役目を終えた訳ではなく、いたるところで使い続けられています。例えば、回路規模が小さく実装スペースに余裕がある家電製品などでは、さほど実装密度を上げる必要は無く、片面基板で充分な場合があります。そして、なによりも片面基板は安価ですので、今後も需要が途絶えるは無さそうです。そこで今回は、このシンプルな片面基板を取り上げ、設計上の要点を解説したいと思います。片面基板の特徴と課題片面基板では、ただ一つの銅箔面で全ての配線を完結しなくてはなりません。片面基板の設計ではこの事によって生じるさまざまな課題を解決しなくてはなりません。例えば、片面基板では配線を交差させる事はできません。またプリント基板は電子部品間の端子間を接続し回路を形成するという役割の他に、部品を固定するというもうひとつの役割がありますが、片面基板ではこの事に対する特別な配慮が必要になります。ストレスに耐えうる強度を得るために片面基板に於いても、両面基板と同等の精度でエッチングや穴加工を行う事ができます。しかし片面基板でよく使用される紙フェノール基板は、両面基板で使われるガラス基板ほどの強度は無く、熱に対しても敏感です。このため、精細な配線パターンを用いると断線の危険性が高まります。また、スルーホールが形成されませんので、片面に置かれたパッドだけで部品を保持しなくてはなりません。このため、大きなサイズのパッドを使って、穴加工後の箔残りを十分に確保しなくてはなりません。配線パターンの幅両面基板ではピン間3本の線幅基準である、0.14mm幅の配線パターンが当たり前のように使われます。しかし、紙フェノールの基材を使う片面基板では、強度が不十分な上に熱による収縮・膨張によって断線が起こりやすくなります。このため、片面基板ではピン間2本またはピン間1本の線幅基準である、0.2mm～0.3mm程度を最小線幅とします。この最小線幅は、基板のサイズや用途を考慮してケースバーケースで決める事が必要ですが、もし0.2mm以下の線幅で配線する場合には、ガラス基板を用いるのが一般的です。尤も、実際に片面基板が使用されている例を見てみると、1,27mm程度のグリッドを使って、0.5mm以上の線幅で配線されている場合が多いようです。片面基板のパットサイズ片面基板ではスルーホールが形成されない為、部品を半田面のパッドだけで支えなくてはならず、両面基板よりもパッドサイズを大きくしなくてはなりません。小型の抵抗やコンデンサ、ピン数の多いICなどでも、穴径に対して1.0mm以上大きいサイズのパッドを用いて、穴加工後の箔残りを0.5mm程度確保します。また重い部品や、バッテリーなどの保守性が求められる部品に対しては、穴径 +

ISU Petasys、多層基板製造会社の役割と成功したPCB実装の実現 ISU Petasys（「イースー」と発音）のセールスシニアバイスプレジデントであるジョン・スティーブンスは、1974年に初めての回路基板を製作しました。彼のように、業界の多くの人々が、宇宙航空産業で働くことによって、PCB設計、製造、組立てについての実地教育を受けました。彼は説明します。「私は宇宙航空業界でリットン・ガイダンス・アンド・コントロール・システムズにてキャリアをスタートし、そこでは新技術やプロトタイプを開発するプロトタイピングショップであるプロセス開発ラボで働いていました。開発したプロセスを供給業者に教え、新しいプロセスであれば、私たちが基板を製造していました。宇宙航空業界は多くを教えてくれました。ラボは素晴らしく、私たちは小さなチームであり、複数のプロセスと職務機能をこなしていました。」「当時、複雑な基板を製造している人はいないと人々は言いますが、1976年にはF-16に搭載される16層の基板を製造しました。ジョンは40年にわたるキャリアの中で、PCB製造プロセスに深く関わってきました。彼は次のように述べています。「研究室から、私は材料計画に移り、スケジューリングや多くの発注を行いました。その後、製造業者と私たちのエンジニアとの間のインターフェースを担当しました。当時はGerberデータを扱っていなくて、製造業者にはフィルムを渡していましたが、それには多くの問題がありました。設計エラーがあると、フィルムは修正されましたが、ファイルは修正されませんでした。」「最終的に、私たちはサプライヤーに電子データを使用したいと伝えました。私たちは以前、12インチ四方のパネルで基板を製造していましたが、18x24のパネルに4つを配置してコストを削減できることを管理部門に示しました。」今日に至るまで、業界全体での標準パネルサイズは18x24です。ジョンは品質および信頼性グループに移り、最終的には基板とコンポーネントを含む全サプライヤー品質エンジニアリンググループを管理しました。「リットンを離れた後、私はアンビテックに移り、最初は品質管理部門のディレクターとして、その後技術マーケティングおよびビジネス開発のディレクターとして勤務しました。そこからメリックスに移り、そして現在はISUの北米セールスのシニアVPとしての職に就いています。私のポジションは実際には北米を超えています。なぜなら、今や誰もがとてもグローバルになっているからです。私たちのフィールドアプリケーションエンジニアは私に報告し、私たちは会社のR&Dおよび技術スタッフに対して意見を提供します。そして、私たちのFAE全員が、製造または電気に関する実地経験を持っています。私がこれまでに行ってきたことはすべて、今私がしていることにつながっています。私が担当した各ポジションで、私は新しいことを学びました。私はただ、自分の経験と専門知識を積み重ねてきただけです。 ISU Petasys ISU Petasysは1972年に設立され、韓国大邱の達城郡に本社を置いています。ジョンは説明します。「1987年から1997年にかけて、韓国の工場の規模を倍増させました。最初の工場を複製して第2の工場を建設したのです。ビジネス継続計画の観点から、2つの建物は互いに鏡像のような関係にあり、もし一方の建物が何らかの形で損傷した場合でも、もう一方で業務を継続できます。2000年にはカリフォルニアに工場を開設し、2013年には中国長沙に拠点を置く湖南（MFSテクノロジー）を買収しました。湖南は主流の技術を扱っていますが、韓国やカリフォルニアで行っているような複雑さのレベルではありません。2015年には、第1工場や第2工場に物理的なスペースがなかったため、最先端のめっき設備を収容するための第3の建物を韓国に建設しました。他の記事で指摘されているように、PCB製造会社は、私たちが非常に依存するようになった消費者向けデバイスを製造する、数十万人の従業員を持つ巨大企業であることがあります。ジョンは言います。「私たちは約5億ドルの収益を上げており、業界で30位程度に位置しています。自動車製品、パッケージ基板、携帯電話技術、ハンドセット技術など、大量生産製品を製造する巨大企業があります。」「私たちが製造するものは、今日世界で製造されている最も複雑な多層PCBを代表しています。これらは、テレコム、サービスプロバイダー、そしてクラウドタイタンのデータセンターの中核インフラで使用される製品です。私たちの核となる強みは、高性能なスイッチングおよびルーティング領域です。図1は、私たちのルータースイッチボードの一つの写真です。今日において、私たちは3大テレコルーティングハードウェア会社すべてに製品を提供している唯一のサプライヤーであると信じています。私たちは、世界で最も大きな高性能多層製造業者の一つです。プリズマーク（ニューヨーク州コールドスプリングハーバーに拠点を置く電子業界のコンサルティング会社、Prismark Partners LLC）が数年前に行った研究では、当時私たちは超高性能PCB収益で第2位にランクされていたと信じています。その研究の目的で、高性能は20層以上のものとして分類されました。図2は、私たちの36層高性能コンピューティングボードの一つの写真です。

LTE + GNSS Asset Tracker パート2 今回のブログは、LTE GNSS Asset Trackerプロジェクトの第2弾です。パート1では、プロジェクトに適したコンポーネントを特定し、回路を設計しました。パート2では、PCBのレイアウトと配線を行ってプロジェクトを完成させます。前回の記事で、高密度基板を作るため、この基板をできるだけ小さくするという目標を述べました。配線には6層が必要になるだろうと考えています。ただし、基板の全体的なサイズは、設計者の希望にかかわらず、最も大きいコンポーネントによって決まります。18650リチウムイオン電池ホルダーとLTEアンテナにより、この基板のフットプリントが定義されます。LTEアンテナには、スペースおよびレイアウトについて特有の要件があり、この要件と18650電池を組み合わせて長さが決まります。また、LTEアンテナのみで幅が決まります。プロジェクトはまだ比較的小さく、コンポーネントの配置に関する限り、予想されるサイズより大きいほど、エンジニアリングのトレードオフを少なくできます。レイアウトおよび配線に進む前に、繰り返しになりますが、この記事のパート1で述べた内容を振り返ります。このプロジェクトはオープンソースであり、ソフトウェアの変更または再頒布の要件が最小限のMITライセンスの下で使用できます。プロジェクトファイルは GitHubにあります。このプロジェクトのコンポーネントは、私のオープンソースの Altium Designer®コンポーネントライブラリである Celestial Altium Libraryにあります。このプロジェクトを基にしてご自分のプロジェクト/製品を新たに開発することも、必要に応じてプロジェクトの一部を使用することもできます。レイヤースタックこれをRF基板と仮定した場合、基板上に最初に設定するのはレイヤースタックです。RFトレース向けに適した小さいトラックを配置するには、少なくとも4層にする必要があります。このプロジェクトでは、 CC1125サブ1GHzトランシーバープロジェクトで使用したレイヤースタックと同じものを使用する予定です。レイヤースタックとインピーダンスのセットアップガイドは、そちらのプロジェクトの記事でご覧ください。このプロジェクトとサブ1Ghzプロジェクトとの違いは、今回は対称的なスタックアップを使用しない点です。最上位レイヤーの下にプレーン層が、最下位レイヤーの上に信号層があります。Altium Designerは、デフォルトでは対称スタックを使用するため、レイヤーのいずれかを変更すると、一致するレイヤーペアがプレーンまたは信号に変更されます。この機能を無効にするには、[Board]

プロトタイプPCBアセンブリ(PCBA)のリスクを取り除く Rev Aの設計を磨き上げ、初めてのPCBを基板製造業者に発注するときに感じる特別な感覚があります。デザイナーたちはおそらくその感覚と引き換えに何も望まないでしょうが、不安を少しでも和らげることができれば、それは歓迎される変化になるでしょう。ここには、仕事後のバーへの訪問よりも神経を落ち着かせるのに効果的であり、エラーを防ぐのに無限に効果的なレビューステップがあります。製造とPCB組立(PCBA)サービスを発注する準備ができたときに、ターンアラウンドタイムを短縮するためにできることがいくつかあります。サプライチェーンに入り、DFM/DFAを早期に確実にすることが重要であり、開発中にこれらの点を真剣に受け止めることで、設計レビュータイムと組立/製造時間を短縮できます。これらの点に注意を払うことで、PCBAの不必要な再設計もいくつか排除できます。部品がなければ、基板もなし。かつて時折イライラする忍耐と計画の教訓であったサプライチェーン管理は、プロトタイプレベルでも重要な設計パラメーターとなっています。数百万ドルの開発プロジェクトが、たった10個の微細なマイクロコントローラーが見つからずに1週間遅れることほど悪いことはありません。これらのマイクロコントローラーの価値は1つ2ドルに過ぎません。 PCBA用の一般的な受動部品、ダイオード/LED、または一般的なICは、交換が容易であり、おそらく大きなPCBレイアウトの変更を必要としないでしょう。利用できないマイクロコントローラー、FPGA、特殊SoC、その他の特殊コンポーネントのようなものは、PCBAのほぼ全面的な再設計を強いる可能性があります。製造のために注文を出す前に、早期にコンポーネントの入手可能性とリードタイムを常に確認するべきです。設計ツールの検索機能は、ここで大きな役割を果たし、PCBを製造する前に、調達データやコンポーネントのシンボル/フットプリントを見つけるのに役立ちます。これを軽減する最良の方法は、回路図が完成したらすぐにすべての部品のプロトタイプ数量を注文することです。確かに、誰もが不足時にスマウグが「一枚のコイン」でさえ手放すことを拒むように部品の山を欲しがる収集家になりたいとは思いませんが、私たちが話しているのはほんの一握りの部品です。ボードが組み立てられる時点で設計から外された部品の4分の1を無駄にする失望は、ファームウェアエンジニアがハードウェアがないときに時間を無駄にすることを知ることと比べものになりません。迅速なメモ：各部品の MSL（湿度感受性レベル）の評価を確認することも重要です。契約メーカーは、SMTリフローのためにボードに部品を配置する前に部品を焼く必要があるかもしれません。供給チェーンを早期に見ることで、PCB組立（PCBA）の生産時間を短縮します。デザインレビューは楽しい！ほとんどのエンジニアは、デザインレビューについて2つのことを認識しています：それらはRev Aリリースに必要であり、レビューを完了することは、同僚に大きなお願いをすることができます。しかし、レビュアーにとって余分な苦労を伴う必要はありません。何事も、お金と競争を加えることでより楽しいものにすることができます！例えば、デザイナーは見つかったミスに対してレビュアーに支払う必要があるかもしれません。ボードのリビジョンを引き起こす可能性がある重大なミスについては1つにつき20ドル、重大でないミスについては2ドルが妥当でしょう。デザイナーが残ったものを保持できるように、会社に200ドルの予算を出してもらい、デザインの卓越性を奨励し、健全な競争を促進することもできます。設計レビューチェックリストを完了させるには、サードパーティプログラムでガーバーファイルを確認することが欠かせません。これは、基板製造業者がファイルを検査するのと同等の作業です。99.99%のエラーは設計および/または構成のエラーですが、すべてのeCADパッケージが何らかのエラーを出したことがあるため、5分間のチェックは価値があります。例えば、 GerbVは無料のオープンソースツールで、設計者が各レイヤーを個別に、そして一緒に、設計エラーやCAM出力エラーから生じる可能性のある不審な点を確認することを可能にします。ペーパードール PCBA設計の究極の目標がコンピュータから離れて実世界で何かを構築することであることを思い出して、機械的な部分をダブルチェックする簡単で迅速な方法があります：ペーパードールです！Tara Dunnが

多層基板の内層設計電子機器の精密化に伴い、多層基板がよく使われるようになりました。多層基板は表面と裏面だけでなく、その間にも内層とよばれる配線層を持つ基板です。基板設計CADのAltium Designerでは最大48層の多層基板が設計できますが、ここではまず4層基板を取り上げて、その設計方法の要点をまとめました。内層のネガ設計とポジ設計多層基板は、配線密度を上げたい場合や電源配線を強化したい場合などに利用されます。電源とグランドの配線を内層で行うと、配線密度の向上と電源配線のインピーダンスの低減を同時に実現できます。内層で電源やグランドの配線を行う場合、ポジ設計とネガ設計のいずれかを選択できます。ポジ設計では配線パターンなどのオブジェクトを実際の銅箔イメ―ジのとおりに配置しますが、ネガ設計では逆に、銅箔の無い（不要な）ところにオブジェクトを配置します。このネガ設計は、実際の配線とは逆のイメージで編集作業を行わなくてはなりませんので、大変わかりにくく、配線には手間がかかります。しかし、ネガ設計を用いる事によってデザインデータの肥大化を避け、CADツールのレスポンスを良好に保つ事ができます。レイヤ構成マネージャによる層構成の管理プリント基板では、層数を増やせば増やすほど配線密度が上がりますが、コストも上がりますので、層数はできるだけ抑えなくてはなりません。もし、両面（2層）基板で配線スペースが不足するような場合には、層を追加して電源とグランドを内層で配線します。通常、このような場合には、[Plane]レイヤを用いてネガで設計します。この[Plane]レイヤは、パワープレーンとも呼ばれます。 Altium Desugnerでは、[レイヤ構成マネージャ]で層構成を管理します。デフォルトは、両面（2層）になっています。この[レイヤ構成マネージャ]では　配線に使う [Plane] レイヤや [Signal] レイヤだけなく、基板を構成する全ての層の追加と削除、および属性の編集が可能です。パワープレーンでの配線パワープレーンは、ネガイメージで表示されます。オブジェクトが配置されていなければ全面が銅箔で満たされた状態であり、配置されている部品の端子部分は内層パッドによって銅箔が抜き取られています。パワープレーンの配線は、この銅箔エリアにネット名を割付ける事によって行います。この銅箔とネット名が一致する端子にはサーマルランドが発生し、銅箔と接続されます。なお、このパワープレーンのネット名の割付けは、プレーン面のダブルクリックで表示される [スプリットプレーン] ダイアログボックスによって行います。