Signalintegrität auf dünnen Ultra-HDI-PCB-Lagen

Mir scheint, dass jeder Artikel über „fortgeschrittene Designs“ sich auf schnellere Flankensteilheiten konzentriert, aber oft die Miniaturisierung außer Acht lässt. HDI-Designs bringen PCBs in einen Lösungsraum, in dem sich die Regeln der Signalintegrität aufgrund der Längenskalen, die in einem typischen Design involviert sind, zu ändern beginnen. Eine wichtige Klasse von Materialien hat HDI- und UHDI-Designs mit einer großen Anzahl von Hochgeschwindigkeitsschnittstellen ermöglicht: PCB-Laminate mit niedrigem Dk-Wert. Die Geschichte von HDI ist mit der Geschichte der PCB-Materialien mit niedrigem Dk-Wert verknüpft, besonders wenn ein HDI-Board viele Hochgeschwindigkeits-Digitalschnittstellen implementiert.

Wenn man sich IC-Substrate und die typischen Materialien ansieht, die in diesen Designs verwendet werden, findet man dieselben Arten von Materialien mit niedrigem Dk-Wert, die viele Hochgeschwindigkeits-Digitaldesigns ermöglichen, und vielleicht ist hier der PCB-Welt die Idee für PCB-Materialien mit niedrigem Dk-Wert gekommen.

Neuere HDI-Designs treiben den konventionellen HDI-Ansatz auf Hochtouren, besser bekannt als Ultra-HDI oder UHDI. In diesen Designs werden die kleinen Kupfermerkmale zu einem wichtigen Faktor, der die Kanalbandbreite für Hochgeschwindigkeitsverbindungen begrenzt, aber Materialien mit niedrigem Dk-Wert in Kombination mit glatterem Kupfer und innovativen Beschichtungen helfen, diese Probleme zu überwinden.

In dieser kurzen Blogserie werde ich einen Überblick darüber geben, wie die Signalintegrität mit Schicht- und Merkmalsgrößen in HDI/UHDI-PCBs zusammenhängt, was wir sehen werden, ist eng mit Hochbandbreitenkanälen in Verpackungen verbunden. Um zu beginnen, werden wir die Herstellbarkeitsvorteile bestimmter Materialien mit niedrigem Dk-Wert überprüfen.

Herstellbarkeit mit Materialien mit niedrigem Dk-Wert

Der erste wichtige Punkt bezüglich der Verwendung von Materialien mit niedrigem Dk-Wert ist die Herstellbarkeit von HDI/UHDI-Merkmalsgrößen als Funktion des Laminat-Dk-Wertes. Schauen Sie sich das untenstehende Diagramm an, um zu sehen, was ich meine.

Für ein gegebenes Ziel der Leiterbahnenimpedanz (sagen wir, 50 Ohm), wird die Leiterbahnbreite auf einen Wert festgelegt, der eine Funktion der Laminatdicke ist. Wenn das Laminat zu dünn wird, wird die Anforderung an die Leiterbahnbreite zu dünn, und der Kupferätzprozess wird teurer, schließlich wechselt man zur additiven Verarbeitung. Das untenstehende Diagramm fasst diesen Trend für niedrige und hohe Dk-Werte zusammen.

Das Gegenargument dazu ist die Tatsache, dass nicht alle Materialien mit niedrigem Dk-Wert (wie Dk = 3 oder etwas weniger) in den sehr kleinen Filmdicken verfügbar sind, die für UHDI-PCBs oder IC-Substrate erforderlich sind. Materialien mit niedrigem Dk-Wert, die bis zu einigen Mil hinunterreichen mit Spread-Glas-Verstärkung, sind verfügbar mit Dk-Werten nahe 3 und etwa Df = 0.001. Beispiele sind Megtron 8 und Tachyon 100G.

Beachten Sie, dass dies dünner ist als ein fortgeschrittenes PTFE-Laminat wie Rogers 3003, aber im gleichen Bereich von fortgeschrittenem PTFE mit Dk = 3 oder darunter mit Df < 0.001 operiert. Rogers 3003, das ich für äußere HDI-Aufbauschichten in hochdichten Radaren verwendet habe, ist derzeit nur so dünn wie 5 Mil verfügbar.

Was passiert mit der Signalintegrität auf dünnen Schichten

Aufgrund der kurzen Materialdiskussion, die ich oben geführt habe, können wir diese Informationen nutzen, um die Beziehung zwischen Materialeigenschaften, Dicke der Laminate und Signalintegrität besser zu verstehen. Wir beginnen mit einigen Fakten über die Materialien und die Geometrie von Leiterbahnen in HDI/UHDI-Schichten, insbesondere wenn die Anzahl der Schichten hoch wird:

• Dünnere Schichten zwingen dazu, dass kontrollierte Impedanzleiterbahnen kleiner sein müssen
• Dünnere Schichten bringen im Allgemeinen Masseebenen näher an die Leiterbahnen
• Geräteanschlüsse (z.B. Fine-Pitch-BGAs) können erfordern, dass Leiterbahnen näher beieinander liegen
• Materialien (Kupfer und Dk-Wert) können verwendet werden, um die Signalintegritätsmetrik zu optimieren

Wenn wir zu UHDI-Geräten kommen, könnten wir uns auch entscheiden, auf bestimmten Schichten Ebenen wegzulassen, was im Grunde genommen zu einer Skip-Layer-Verdrahtung führt, wie sie in hochbandbreitigen digitalen Kanälen in IC-Substraten verwendet wird. Ich werde dies weiter unten näher erläutern. Zuerst werfen wir einen Blick auf einige der wichtigen grundlegenden Metriken, beginnend mit Verlusten und Impedanzen.

Kupfer- vs. Dielektrikum-Verluste

Bei der Arbeit mit HDI- und UHDI-Platinen erfordern sowohl die Geräteanschlüsse als auch die Impedanzanforderungen, dass die Leiterbahnbreiten kleiner sein müssen, sowohl für das Fanout-Routing von BGAs als auch für das Routing mit kontrollierter Impedanz. Dies könnte dazu führen, dass der dominierende Verlustmechanismus von dielektrisch zu Kupfer wechselt, wenn ein niedrigerer Dk verwendet wird.

Zum Beispiel betrachten Sie die untenstehenden Daten zum Mikrostreifenverlust auf einem etwas fortgeschrittenen FR4-Laminat. Die Verluste im Diagramm unten werden als der Spannungsabschwächungsfaktor dargestellt (siehe hier für weitere Details). Die Dicke des FR4 beträgt 38 Mikron (1,5 mil), die Materialdaten sind (Dk = 4, Df = 0.01, Dicke), und die Schicht verwendet 1 oz. Kupfer mit einer Rauheit von 1 Mikron. Ein 50 Ohm Mikrostreifen wird 57 Mikron breit sein.

Kupfer- versus Dielektrikum-Verlust für einen 57 Mikron breiten 50 Ohm Mikrostreifen auf Megtron 7(G) (Dk = 4, Df = 0.01) und 1 Mikron Kupferrauheit.

Stellen wir uns nun vor, das Laminatmaterial wird durch ein Blatt Megtron 7(G) (Dk = 3.37, Df = 0.001) mit der gleichen Dicke von 38 Mikron (1,5 mil) ersetzt. Der 50 Ohm Mikrostreifen erfordert jetzt eine Breite von 68 Mikron. Der stark reduzierte dielektrische Verlust führt nun dazu, dass der Kupferverlust bis zu sehr hohen Frequenzen der dominierende Faktor wird.

Kupfer- versus Dielektrikum-Verlust für einen 65 Mikron breiten 50 Ohm Mikrostreifen auf Megtron 7(G) (Dk = 3.37, Df = 0.001) und 1 Mikron Kupferrauheit.

Wenn wir Mikrostreifen und Streifenleitungen vergleichen, können wir den Verlustnachteil und die Linienbreitenwerte sehen, die durch die Schichtdickenanforderungen für eine 50 Ohm einseitige Leitung gegeben sind. Ich habe ein hypothetisches Dk = 2 Material in HDI/UHDI-Dicken zum Vergleich und zur Bereitstellung eines theoretischen Limits hinzugefügt. Ähnliche Ergebnisse können für differentielle Leitungen abgeleitet werden.

Wir können deutlich eine nichtlineare Divergenz im Verlust für diese einseitigen Leiterbahnen sehen, sobald wir unter etwa 2 Mil Schichtdicken für alle Materialien kommen (Dk = 2 bis etwa Dk = 3,5). Dies ist auf die inverse Beziehung zwischen Skin-Effekt-Widerstand und Leiterbahnbreite zurückzuführen.

Die Erkenntnis: Die Verwendung von niedrigem Dk hilft, die Gesamtverluste auf HDI/UHDI-Platinen zu reduzieren, indem eine breitere Leiterbahnbreite erzwungen und der dielektrische Verlust reduziert wird, aber ab einem gewissen Punkt beginnt der Kupferverlust zu dominieren, und man erhält abnehmende Erträge aus seiner Investition in Laminatmaterialkosten. Die Reduzierung der Kupferrauheit wird der einzige Weg sein, den Gesamtverlust weiter zu reduzieren.

Probleme mit der Beschichtung

Weitere Reduzierungen des Leiterverlusts können durch die Verwendung alternativer Oberflächenbeschichtungen und glatterer Kupferfolien erreicht werden. Es ist beispielsweise bekannt, dass Nickel-basierte Beschichtungen Kupfer an den Beschichtungsschnittstellen aufrauen und magnetische Verluste erzeugen können (wie bei ENIG- und ENEPIG-Beschichtungen). Die Forschung zu fortschrittlicheren Beschichtungen läuft weiter, und Probleme mit Beschichtungen sind ein aktives Diskussionsthema für UHDI-PCBs, sowohl aus dem Aspekt der Signalintegrität als auch aus dem Aspekt der Fertigung (DFM/DFA).

Um mehr über dieses Problem mit Beschichtungen zu erfahren, schauen Sie sich unsere kürzliche Podcast-Episode mit Kunal Shah an.

Nebensprechstrafe

Wenn man ein Design mit bestehender Leiterbahnführung nimmt und es auf HDI/UHDI-Niveaus verkleinert, kommen die Leiterbahnen näher zusammen und man würde mehr Nebensprechen erwarten. Ab einem gewissen Punkt könnte die Dichte der Leiterbahnen erfordern, dass man unter eine konservative Nebensprechregel, am häufigsten die „3W“-Regel, gehen muss. Allerdings wird der Boden näher an die Leiterbahnen gezwungen, wenn die Schichtanzahl höher ist, und man würde erwarten, dass dies das Nebensprechen reduziert. Welcher Effekt überwiegt in einem UHDI-Design?

Die Antwort hängt von einigen Faktoren ab:

• Verwenden wir Differenzialpaare und sind somit einem Multi-Mode-Nebensprechen ausgesetzt?
• Verlegen wir versetzte Streifenleitungen oder versetzte Mikrostreifen?
• Verwenden wir Hoch- oder Niedrig-Dk-Laminate?

Beim Verkleinern auf UHDI könnte es eine Nebensprechstrafe geben, was bedeutet, dass das Nebensprechen zunehmen könnte, wenn man die Leiterbahnen näher zusammenpackt. Ihre Aufgabe als Designer ist es, die Nebensprechstrafe zu reduzieren, indem Sie die Schichtdicke und den Dk-Wert anpassen. Um die Auswirkungen von Nebensprechen besser zu verstehen, müssen wir Multi-Port-S-Parameter-Simulationen verwenden, um besser zu verstehen, wie Nebensprechen mit dem Dk-Wert des Laminats und der Laminatdicke zusammenhängt.

Die unten gezeigten differentiellen S-Parameter-Spektren veranschaulichen die Unterschiede in den Übersprechpegeln beim Wechsel von einem Megtron 7 Laminat (3 mil Dicke, Dk = 3,37) zu einem Megtron 8 Laminat (1,5 mil Dicke, Dk = 3,06). Diese Ergebnisse wurden in Simbeor auf 100 Ohm symmetrischen differentiellen Streifenleitungen (Abstand von Spur zu Spur = Breite) simuliert, während der Abstand zwischen den Paaren von 2W auf 3W variiert wurde.

Differentielle symmetrische Streifenleitungs-Übersprechspektren: blaue Kurve zeigt NEXT, rote Kurve zeigt FEXT.

Wie wir in dem oben genannten Ergebnis sehen können, führt der Wechsel zum dünneren 1,5 mil Megtron 8 Laminat mit 3W Abstand zu einem Anstieg des Spitzenübersprechens auf 4,38%. Wenn wir einfach von dem 3 mil Megtron 7 zu 1,5 mil Megtron 7 wechseln würden, bei gleichen sonstigen Parametern, wäre das Spitzenübersprechen 6,82%.

Interessant hierbei ist, dass wir beim Wechsel von 2W Abstand bei 3 mil Megtron 7 zu 3W Abstand bei 1,5 mil Megtron 8, wie erwartet, eine geringere Übersprechstrafe sehen. Man könnte annehmen, dass der Wechsel von 2W zu 3W Abstand eine Verringerung der Routingdichte bedeutet, aber das ist nicht der Fall. Wir sehen immer noch eine Steigerung der Spurendichte um 108% durch den Wechsel zum dünneren Megtron 8 Laminat, trotz des kleineren Dk. Die Rückverlustspektren für diese Verbindungen zeigen nur eine Bandbreitenreduktion von 20% sowohl für das 1,5 mil Megtron 7 Laminat als auch für das 1,5 mil Megtron 8 Laminat.

Die Erkenntnis: Um Übersprechstrafen bei einem gegebenen Spur-zu-Spur- (oder Paar-zu-Paar-) Abstandswert (wie S = 2W) zu überwinden, muss der Abstand auf dem dünneren Laminat möglicherweise erhöht werden, und die Dielektrizitätskonstante muss möglicherweise geändert werden. Dies bedeutet jedoch nicht immer, dass Ihre Routingdichte abnimmt. Aus dem obigen Beispiel haben wir immer noch eine Verdoppelung der Routingdichte, trotz Verwendung eines kleineren Dk-Wertes. Sehr ähnliche Ergebnisse können auch für einzelne Leiterbahnen abgeleitet werden.

Skip-Layer-Routing und Offset-Streifenleitungs-Routing für hohe Bandbreiten

Die meisten UHDI-PCBs und IC-Substrate enthalten Kanäle, die nicht extrem hochbandbreitig sind. Die meisten Pins werden für Strom, Masse, Konfiguration, GPIO und langsamere serielle Schnittstellen verwendet. Jedoch, in Prozessoren mit PCIe, DDR, mehreren USB-Schnittstellen und schnellen SerDes-Links, wird das Routing im Substrat und PCB differentiell sein mit einem

Zwei sehr ähnliche Routingstile stehen für das Routing von differentiellen Paaren in UHDI-PCBs und IC-Substraten zur Verfügung. Diese sind:

• Skip-Layer-Routing in IC-Substraten (nicht zu verwechseln mit Skip-Layer-Vias)
• Offset-Streifenleitungs-Routing in HDI-PCBs

Diese beiden sind im Grunde genommen der gleiche Typ von Routing, aber Skip-Layer-Routing verwendet eine Via-Zaun, um Interconnects in einem Substrat zu trennen. Es gibt zwei Gründe für die Verwendung des Via-Zauns im Skip-Layer-Routing: um eine Abschirmwirkung gegen Paar-zu-Paar-Übersprechen zu bieten und um die TEM-Modus-Grenzfrequenz über die Nyquist-Frequenz der Empfangsschnittstelle hinaus einzustellen.

Wenn wir zu dünneren dielektrischen Schichten mit Streifenleitungen übergehen (siehe oben), haben wir eine Übersprechstrafe zwischen diesen Leitungen. Mit der Skip-Layer-Verdrahtung könnten Sie jedoch die Übersprechstrafe reduzieren, indem Sie die dielektrische Schicht zwischen den Paaren hinzufügen, wie in der obigen Anordnung gezeigt.

Wenn das Übersprechen zwischen diesen Signalen immer noch problematisch ist, könnte eine Reduzierung des Übersprechens eine der folgenden Maßnahmen erfordern, um das Übersprechen zu reduzieren:

• Erhöhung der Dichte des Via-Zauns
• Verringerung der Spannweite der Vias über einen Kanal (kann die Kanalbandbreite erhöhen)
• Änderung des Dielektrikums für unterschiedliche Dk-Werte
• Änderung des Abstands von Leiterbahn zu Leiterbahn im Paar

In IC-Substraten und UHDI-PCBs sollten alle diese Änderungen simuliert werden, und es kann eine Verringerung der Übersprechstrafe bewirken, genau wie ich oben im Abschnitt über Übersprechen zeige. Diese Änderungen könnten jedoch an die Grenzen der Fertigungsmöglichkeiten stoßen, selbst wenn ein Gerät mit einem additiven Verfahren hergestellt wird. Wenn die Fertigungsgrenzen erreicht werden, muss möglicherweise der Dk-Wert für die Laminate geändert werden.

Kanalbandbreite bei hoher Geschwindigkeit

Nicht alle Schnittstellen auf HDI/UHDI-PCBs und Substraten erfordern extrem hohe TEM-Bandbreitenlimits. Aber wenn sie es tun, könnte es eine Kanalbandbreitenstrafe beim Wechsel zu einer dünneren Schicht geben. Dies könnte auf erhöhte Kupferverluste zurückzuführen sein, die eine Impedanzabweichung vom Zielwert der Verbindung bei höheren Frequenzen aufgrund des Skin-Effekts erzeugen.

Je nach Dk-Wert des Laminats, der Last und der Art des Kanals könnte jedoch eine Kanalbandbreitenbegrenzung bei so hoher Frequenz auftreten, dass sie vernachlässigbar ist, oder es könnte eine Erhöhung der Kanalbandbreite geben. Dies ist bei Schnittstellen wie MIPI oder USB nicht so wichtig, aber es spielt eine große Rolle bei DDR4/5/6, PCIe 5.0 oder höher und 25G oder schnellerem Ethernet. Die Untersuchung der Kanalbandbreite erfordert einen Blick auf die TEM-Bandbreitenlimits in koplanaren Wellenleitern, wie bei RF-Boards, etwas, das ich in Zukunft detaillierter präsentieren plane.

Ob Sie zuverlässige Leistungselektronik oder fortschrittliche digitale Systeme bauen müssen, nutzen Sie den kompletten Satz an PCB-Designfunktionen und erstklassige CAD-Tools in Altium Designer®. Um die Zusammenarbeit in der heutigen disziplinübergreifenden Umgebung zu implementieren, nutzen innovative Unternehmen das Altium 365™, um Design-Daten einfach zu teilen und Projekte in die Fertigung zu bringen.

Wir haben nur an der Oberfläche dessen gekratzt, was mit Altium Designer auf Altium 365 möglich ist. Starten Sie heute Ihre kostenlose Testversion von Altium Designer + Altium 365.