Mobile menu
Altium Designer
ホーム Altium Designer

Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新： Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

基板レイアウトツール Altium Designer 製品情報 Altium Designer クイックスタートガイド Altium Designer マニュアル
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
設計スキルを引き上げる: 作業をうまく進めるためのヒントとコツ 44 min Webinars

PCB設計の能力を強化できる実用的な洞察と効率的な手法を発見しましょう。

 時計
シグナル・インテグリティ_記事 2 高速PCB設計：信号整合性、EMI軽減、および熱管理の確保 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア 高速信号の整合性は、現代のPCB（プリント回路基板）設計において重要であり、性能、信頼性、およびコンプライアンスに影響を与えます。高速PCBを設計するには、クロストーク、電磁干渉（EMI）、および熱管理などの信号整合性の問題を管理する必要があります。この記事では、クロストーク、グラウンドプレーン戦略、電磁干渉（EMI）、および熱管理を含む高速信号整合性のいくつかの重要な側面を探り、実用的な洞察と例を提供します。これらの概念をさらに深く掘り下げ、拡張された戦略と詳細な例を提供しましょう。 電磁結合とクロストーク 電磁結合：隣接するトレースの信号は、互いに電磁場を誘導することができ、干渉を引き起こします。この現象は電磁結合として知られており、高い周波数でより顕著になります。例えば、密接に配置された高速データラインを持つPCBを考えてみましょう。あるトレースが高周波のクロック信号を運び、隣接するトレースが敏感なデータ信号を運ぶ場合、クロック信号によって生成された電磁場はデータ信号にノイズを誘導し、データエラーを引き起こす可能性があります。 トレースの近接性：信号トレースが互いに近いほど、クロストークの可能性が高くなります。この干渉を減らすためには、トレース間に適切な間隔を保つことが重要です。例えば、高速イーサネットPCBでは、ペア内の信号整合性を確保するために差動ペアが密接に配線されます。しかし、異なるペア間ではクロストークを防ぐために十分な間隔が保たれます。 高周波信号：高い周波数は、より強力な電磁場を生成し、クロストークを悪化させる可能性があります。信号周波数が増加するにつれて、適切なレイアウトと間隔を確保することがますます重要になります。例として、RF回路設計では信号がギガヘルツ周波数に達することがあります。RF信号トレースを他のデジタルまたはアナログトレースから分離して干渉を防ぐために特別な注意が必要です。 不十分なグラウンディング：不適切なグラウンディングはクロストークへの感受性を高めます。固定された連続的なグラウンドプレーンは、リターン電流のための低インピーダンスパスを提供し、信号干渉のリスクを減少させます。例えば、多層PCBでは、信号層の直下にグラウンドプレーンが配置されます。これにより、リターン電流が明確なパスを持ち、クロストークの可能性を最小限に抑えることができます。 高速デジタル通信分析において使用されるアイダイアグラムは、開いたアイパターンを通じて信号整合性を示し、色のグラデーションが信号密度と性能を示しています。 EMI軽減技術 適切なPCBレイアウト： トレースのルーティングを最適化し、ループ領域を最小限に抑え、グラウンドプレーンを効果的に使用することで、EMIを大幅に削減できます。例えば、高速デジタル設計では、重要な信号トレースをグラウンドプレーンの間に挟まれた内部層にルーティングします。これによりループ領域が最小限に抑えられ、EMIに対する効果的な遮蔽が提供されます。 フィルタリング： フェライトビーズやキャパシタなどのフィルタを実装することで、高周波ノイズを抑制し、EMIを減少させることができます。例えば、フェライトビーズは電源ラインに配置され、高周波ノイズをフィルタリングし、それが敏感なアナログ回路に伝播するのを防ぎます。 コンポーネントの配置： 騒音の多いコンポーネントを敏感なエリアから離して配置し、適切な遮蔽を確保することで、EMIを軽減することができます。例えば、混合信号PCBでは、アナログコンポーネントを一方の側に配置し、デジタルコンポーネントを反対側に配置し、その間にグラウンドプレーンを配置して隔離を提供します。 金属シールド： 騒音の多いコンポーネントを金属シールドで囲むことで、EMI放射を防ぎ、近くの敏感な回路を保護できます。例えば、PCB上のRFモジュールは、電磁放射を含むためにしばしば金属シールドで覆われ、隣接する回路との干渉を防ぎます。 グラウンディングとボンディング： 適切なグラウンディングとボンディングを確保することで、リターン電流の明確な経路を提供し、グラウンドループの可能性を減少させることにより、EMIを最小限に抑えます。例えば、グラウンディングストラップやビアを使用して異なるグラウンドプレーンを接続し、PCB全体にわたってリターン電流の低インピーダンス経路を確保します。 フィルタ設計： 容量性および誘導性フィルタを使用することで、望ましくない周波数を効果的にブロックし、EMIを減少させ、信号の整合性を向上させます。例として、入力ラインに使用されるローパスフィルタは、高周波ノイズをフィルタリングし、敏感なコンポーネントに到達する信号の周波数のみを確保します。 記事を読む
PIMX8 プロジェクト - 第6章 Pi.MX8 プロジェクト - ボードレイアウト パート4 1 min Altium Designer Projects PCB設計者 PCB設計者 PCB設計者 Pi.MX8コンピュートモジュールSoMプロジェクトの新しいインストールメントへようこそ！このアップデートでは、PCB設計に最後の仕上げを行い、プロトタイプの生産準備を整えます。 前回の 記事では、信号層のルーティングを完了しました。これはPi.MX8モジュールのPCBレイアウトで最も時間がかかる部分でした。しかし、同じくらい注意を要する2つのタスクがまだ残っています。電源プレーンのルーティングと信号遅延の調整です。 電源プレーン まず、電源プレーンから始めましょう。私は通常、遅延調整を最後のステップとして行うのが好きです。なぜなら、長さ調整のために必要なメアンダーがボード上の残りのスペースをしばしば埋め尽くすからです。例えば、電源ネットをルーティングする際に追加のVIAを配置する必要がある場合（時には必要になることがあります）、必要なスペースを作るために長さ調整プリミティブを調整する必要が出てくるかもしれません。最後に長さ調整プリミティブで残りのスペースを埋めることで、追加の作業を避けることができます。 利用可能な電源プレーン層 レイヤースタックを見ると、2つの専用の電源プレーン層が利用可能であることがわかります。これらの層は、薄いプリプレグによって隣接するグラウンド層から分離されています。このスタッキングは低インダクタンスプレーンの容量を増加させ、高周波でのPDNインピーダンスを減少させるのに役立ちます。 まず、高電流の電源レールを配線しましょう。この場合、これらはi.MX8 SoCとDRAMコントローラーのコアおよびメモリレール、そしてLPDDR4 ICです。 SoCのPMICコアおよびメモリ供給 VCC_ARMおよびVCC_SOCレールはリモートセンシングを使用しており、これはバックコンバーターのフィードバックノードがMIC近くの出力コンデンサにルーティングされるのではなく、i.MX8の電源パッドにルーティングされることを意味します。これは、電源プレーンまたはポリゴンを通る電圧降下を補償するためです。これらのレールの電流が比較的高く、PMICがこれらの電圧を正確に調整する必要があるため、負荷で直接「電圧を測定」することが重要です。次の図は、電源ポリゴンを通る電圧降下を示しています： 電源ポリゴンを通る電圧降下 VCC_ARMレールのパワーポリゴンは、レイヤー6にルーティングされています。ポリゴンのアウトラインに近くルーティングされたトレースは、リモートセンシング信号です。理想的には、リターンパス電流によって導入される寄生効果を補償し、フィードバックをノイズに対してより耐性を持たせるために、差動電圧を測定したいところですが、私たちの場合、これは必要ありません。参照設計の推奨に従います。 VCC_SOCポリゴン フィードバックトレースは、SoCのピンの近くで「ネットタイ」を使用して、フィードバックネットをパワーネットに接続します。ネットタイを使用しない場合、フィードバックトレースとパワーポリゴンの間のクリーンな分離を手動で確保する必要があります。このアプローチはエラーが発生しやすいです。ネットタイは、両端に小さなパッドを持つ短いトレースセグメントからなるフットプリントです。コンポーネントタイプをネットタイに設定することで、Altium Designerはこのコンポーネントに対してショートサーキットエラーを生成しません。 VCC_ARMポリゴンとDRAMパワーレールは、レイヤー5で同様の方法でルーティングされています。 VCC_ARMが強調表示され、DRAMパワーレールが紫色で表示されています 残りの電源レールは、レイヤー5と6に分配されています。1.8Vおよび3.3Vのシステム電源ポリゴンは、これらのレールに接続されている多くのコンポーネントがボード全体に分散しているため、ボード全体にわたって広がっています。 記事を読む
常に一歩先へ: この半年におけるAltium Designerの機能強化 37 min Webinars 電気技術者 電気技術者 電気技術者

時代遅れの設計ツールが足かせになっているのなら、今回のWebセミナーにご参加のうえ、Altium Designerの画期的な進展についてご確認ください

 時計
SI 記事 1 PCBデザイナーのための究極の高速信号整合性入門 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア シグナルインテグリティの基礎 シグナルインテグリティとは、PCB（プリント回路基板）を通過する電気信号の品質と信頼性を指します。高速PCB設計において、シグナルインテグリティを維持することは重要であり、わずかな信号の歪みでもデータの破損、通信エラー、全体的なシステムの故障につながる可能性があります。インピーダンスの不一致、クロストーク、信号の反射、電力の変動などの要因がシグナルインテグリティに大きな影響を与えるため、慎重な設計と分析が必要です。 PCBにおけるインピーダンスの理解 PCB設計の文脈において、インピーダンスとは、交流が回路を通過する際に遭遇する抵抗のことです。このインピーダンスは、トレースの幅や厚さ、これらのトレースの間に使用される誘電体材料の種類、PCBの層の全体的な構成など、さまざまな要因によって形成されます。高速PCBアプリケーションでは、信号の反射を避け、信頼性の高いデータ伝送を保証するために、一定のインピーダンスを維持することが重要です。 高速PCB設計におけるインピーダンスの一貫性を確保するために、いくつかの戦略的な技術が適用されます： 制御インピーダンストレース： エンジニアは、目標インピーダンス値を達成するために、トレースの幅や間隔といった幾何学的特性を設計します。高度なシミュレーションツールが使用され、これらのインピーダンスレベルを生産前にモデル化し検証します。例えば、特定の信号トレースに対して50オームのインピーダンスを確立することが設計要件となる場合があります。シミュレーションを通じて、トレースの寸法はこの仕様を一貫して満たすように微調整されます。 差動ペア： 高速信号伝送において、信号はしばしば差動ペアとして配線され、これは2つの補完的な信号が同時に送信されることを意味します。この構成はインピーダンスを安定させるだけでなく、ノイズの軽減にも役立ちます。USB 3.0技術において差動ペアが一般的に使用され、信号の整合性を向上させ、電磁干渉を減少させます。 材料選択： 基板材料の選択は、インピーダンス安定性に大きな影響を与えます。一貫した誘電特性を持つ材料を選択することで、PCB全体でインピーダンスが変動しないようにします。例えば、安定した誘電定数で知られる標準のFR4材料は、回路基板全体でインピーダンスの一貫性を維持するためによく選ばれます（トレースが長すぎない場合）。 Altium DesignerのPCBスタックアップエディターに統合された電磁場ソルバー 反射と信号終端 信号反射は、信号がその経路に沿ってインピーダンスの不一致に遭遇したときに発生し、信号の一部がソースに向かって反射することを引き起こします。この反射は信号を歪ませ、データエラーを引き起こし、全体的な信号の整合性を低下させる可能性があります。インピーダンスの不一致の一般的な原因には、トレース幅の急激な変化、ビア、コネクターが含まれます。 終端技術は、伝送線のインピーダンスを負荷と一致させ、反射を最小限に抑えるために使用されます： 直列終端： これは、信号源の近くに抵抗を直列に配置することを含みます。これは短いトレースに対して単純で効果的です。例えば、高速メモリインターフェースでは、トレースインピーダンスに一致させ、反射を防ぐために33オームの直列抵抗が使用されるかもしれません。 並列終端： 記事を読む
Customer Success Stories Titoma Discover how a full-service engineering and product manufacturing company with offices in China, Colombia, and Taiwan got everyone on the same page with Altium technology.
PCIeエッジカードのためのPCBデザインとピン配置 PCIeエッジカードのためのPCBデザインとピン配置 4 min Blog PCB設計者 PCB設計者 PCB設計者 標準的なデスクトップコンピュータや組み込みコンピュータで最も一般的なアドインカードはPCIeカードです。PCIeアドインカードは複数のフォームファクターがあり、エッジスロットコネクタを使用して、マザーボードに対して垂直または直角に取り付けられます。また、M.2コネクタに接続するSSDやモジュールなど、異なるタイプのPCIeデバイスもあります。 この記事では、デスクトップコンピューターやサーバーに一般的に見られる標準的な垂直エッジコネクタを使用するPCIeアドインカードの機械的および電気的要件について説明します。PCIeアドインカードには、エッジコネクタ内にしっかりと収まるために従う必要があるカードの形状とサイズに関する特定の機械的仕様があります。 残念ながら、これらのエッジコネクタの機械的仕様はPCIe標準の中に埋もれています。設計者はしばしば、既存のカードのアウトラインを逆設計してPCIeカードのPCBで使用する必要があります。このブログでは、プロジェクトに使用できるPCIeカードのテンプレートを作成しました。このテンプレートは、カードの機械的キーイングとピン要件を示しているため、良い出発点ですが、必要な正確なPCB寸法に合わせてアウトラインを調整できます。 PCIeカードの機械的および電気的要件 PCIeアドインカードは、機械的な制約を課し、信号の整合性を決定するPCIeスロットコネクタを使用します。これらのカードで使用されるPCIeスロットコネクタに関するいくつかの重要な考慮事項を以下に示します： レーンの標準化：スロットコネクタは、特定の数のレーン（1x、4x、8x、16x、およびあまり一般的ではない32x）に対して標準化されています。 世代の互換性：スロットコネクタは、特定のPCIe世代に対して評価され、下位互換性があります。 コンポーネントタイプ：スロットコネクタは、スルーホールコンポーネントまたはSMDコンポーネントであることができますが、新しい世代のコネクタはSMDである傾向があります。 拡張コネクタ：大きなスロットコネクタは、設計に必要に応じて、小さなアドインカードを収容できます。 キーと方向：スロットコネクタは、PCIeカードの取り付け時の方向を決定するためにキーが付けられています。このキーはアドインカードに含まれている必要があります。 PCIeアドインカードは通常、カードに取り付けられるフランジを持っており、これによりコンピュータのシャーシに対して固定されます。このフランジは、標準のPCIeアドインカードの寸法を制限します。 PCIeスロットコネクタの例 以下に示すのは、スロットコネクタの例です。デスクトップコンピューターやサーバーを開けたことがある人なら、これらのエッジコネクターを認識しているでしょう。示されているコネクターはSamtecから入手可能ですが、Amphenolのような他のベンダーも自身のエッジコネクターを提供しています。 8レーン（上）と16レーン（下）のPCIeエッジコネクター（Amphenol） エッジコネクターとカードフランジのサイズと配置を考慮すると、通常、エンクロージャ内の形状とフィットを検証するためには機械モデリングが必要です。新世代のPCIeについては、チャネル帯域幅と総損失を検証するためにSIシミュレーションも必要です。これらの考慮事項を超えて、設計者は必要なレーン数を収容するためにカードピンアウトを構築する必要があります。 PCIeカードピンアウトのレーン数 PCIeコネクターのカードピンアウトは、レーン数に応じて変わり、 JTAGなどの追加インターフェースも含まれます。また、カードエッジには電源ポートと多数のグラウンドピンが分布しています。ピンのピッチは1.0 mmで、PCIe RXおよびTXレーンはグラウンドピンと交互に配置されています。 記事を読む