サインイン

製造性考慮設計(DFM)

PCB設計における上位6つのDFM問題とDFMの課題

Thought Leadership PCB設計における上位6つのDFM問題 PCBデザイナーとして、さまざまな要件と期待を管理する必要があります。電気的、機能的、および機械的な側面を考慮する必要があります。さらに、PCBレイアウトは、可能な限り最高の品質で、可能な限り低いコストで、タイムリーに生産されなければなりません。そして、これらの要件をすべて通じて、DFM（製造可能性のための設計）も考慮する必要があります。これは PCB設計プロセスの大きな部分であり、適切に行われない場合、頻繁に問題を引き起こすことがあります。PCBデザインにおける3つのDFMの問題を見てみましょう。 PCBレイアウトにおける一般的なDFMの問題 CADツールに安心を見出すのは簡単ですが、CADツールが簡単に解決できないDFMの問題を作り出すことを許してしまうかもしれません。回路基板がすべての電気的ルールチェックに合格し、電気的に正しい場合でも、製造可能でない場合があります。なぜこのようなことが起こるのでしょうか？PCB設計ツールは、電気的に機能的かつ大量生産で製造可能な回路基板レイアウトを作成するのに役立つはずではないでしょうか？ PCBのレイアウトが非常に複雑になり、DFM（設計製造統合）の問題を多く隠してしまうことがあります。これらのDFMの問題のいくつかは、組み立て、電気テスト、または製造に問題を引き起こしますが、製造プロセスについてより多くを知っていれば、これらを克服することができます。製造プロセス全般についてもっと学ぶには、 Altium PCB Design Blogのこの記事をご覧ください。設計レビュー中に製造業者が何を探しているかをもっと知りたい場合は、ここにPCBレイアウトで彼らが特定しようとする最も一般的なDFM問題がいくつかあります：不均一なSMDパッド接続 SMDパッドの誤ったはんだマスク開口部 SMDパッドのオープンビアアシッドトラップクリアランス一般的な信頼性標準違反これらの問題を防ぐためには、PCBレイアウトツールの設計ルールに依存することが重要であり、これにより回路基板を最小限の設計レビュー時間で製造に移行できるようになります。不均一なSMDパッド接続小型のSMD部品、例えば0402、0201などは、リフローはんだ付け中のトゥームストーニングを防ぐために均一な接続が必要です。BGAパッドにも同様のことが当てはまり、信頼性の高いはんだ付けを保証するためです。これは、コンポーネントのフットプリントに正しいパッドサイズを配置することによって簡単に実現できます。一般的なコンポーネントには定義されたパッドサイズ（例えば、

レイヤースタックを初めから間違えないようにする方法

Thought Leadership レイヤースタックを初めから間違えないようにする方法 PCBの製造工程で最も犯しやすい間違いの1つは、層の順序の誤りです。確認しないままにしておくと、全工程が無駄になる場合があります。 PCB実装工程を経た製品は、電気的導通の観点からは機能するかもしれません。電気的に導通していれば、電気的検査にも合格するかもしれません。しかし、プレーンや信号層の順序と層間の距離を最優先にしている設計では、最終的な実装段階で障害が発生します。この問題を予防するにはどうすればよいでしょうか ? 詳細な方法正しい順序で積層し、後工程外観検査を行うために必要な情報を製造業者に確実に伝えるには、そうした情報を銅パターンとして直接設計に組み込んでおく必要があります。これらのパターンを設計に含め、最終的な実装の検査のための機構を提供するのは PCB設計者の責任です。該当するのは、以下の機能です。他の全てのレイヤーと関連付けて定義された番号割付方針によりレイヤーを正確に識別する。レイヤーの順序を目視で簡単に検査できるよう積層ストライプを追加する。エッチング後の銅の厚さと幅を簡単に確認できるテストトレースを提供する。製造データ内に適切な銅パターンを設計しておけば、積層順序を間違える心配はほとんどなくなります。早い段階で詳細情報を提供することで、問題を回避し、コストと時間を削減して、製造プロセスを効率化できます。レイヤースタックを初めから間違えないために必要な機能を追加する方法に関心がありますか? レイヤースタックを間違えないようにする方法についての無料のホワイトペーパーをダウンロードしてください。

テストまたはDFTの設計に成功する方法

Thought Leadership テストまたはDFTの設計に成功する方法プリント回路基板が完成するまでにかかる全コストは、ブランクPCBの製造コスト、コンポーネントのコスト、実装コスト、テストのコスト、のように複数の基本カテゴリに分類できます。最後に出てきた、完成した基板をテストするのにかかるコストは、製品全体の合計製造コストの25%から30%を占める場合があります。テストカバレッジを最大化し、PCB製造エラーおよびコンポーネント障害に関する欠陥を迅速に分離できるよう、製品を設計することによって、DFTは収益性のある設計として最高のものとなります。基板のテストカバレッジを確実に最大化するために、従うべき設計の最善の方法はいったい何なのか? 確認してみましょう。いつでも事前に計画する設計を計画するときに聞く最初の2つの質問は次のとおりです。誰が実装をテストしますか? 機能は何ですか? DFTガイドラインは最初のレイアウトの計画で役に立ちます。しかしながら、契約製造元（CM）に直接連絡して、知識のあるテストエンジニアと特定のニーズについて議論するのは良い考えです。テストエンジニアは機能について議論することができ、提供できるものとは異なるテスト方法論があることを気づかせてくれます。バウンダリースキャン（JTAG）、自動ICTテスト、X線断層撮影（AXI）および目視検査（マニュアルおよびマシンビジョン）の組み合わせにより、最も包括的なテストカバレッジを実現します。また、これによりPCB製造プロセスについて即時フィードバックが得やすくなり、ワークフローを必要に応じて迅速に修正し、欠陥コンポーネントを特定して取り除くことができます。インサーキットテスター（ICTテスト）テストカバレッジの決定次に、完成品の品質を保証するためには、どのテストカバレッジが必要かを検討する必要があります。アプリケーションと実際のコストの制約から、利用可能なテスト機能の全てを使用することが必要な場合と、そうでない場合があります。例えば、地球の周りを公転する衛星を調査する場合、可能な限りのタイプのテストを実施して、修理できない環境でも、数年にわたって完成品が確実に機能するのを保障しようとするでしょう。しかし、ミュージカルの挨拶状を作成する場合は、シンプルな必要最低限の機能テストだけになるでしょう。どのテストカバレッジが一番良いのでしょうか? 完成したプリント回路基板のテストフェーズで、全てのコストの最大30%を占めます。そのため、PCB設計ソフトウェアにおいて、DFTプロセスを計画し戦略を練ることが以前にもまして重要になっています。そこで、最初に製造者の能力を知り、品質の高い完成品を保証するためにテストカバレッジに何が必要かを考えます。フリーのテスト容易化設計（DFT）ホワイトペーパーをダウンロードして、利用可能なテストカバレッジとどのPCB設計が最適であるかを学びます。

PCBドキュメントプロセスの改善方法

Thought Leadership PCBドキュメントプロセスの改善方法電子設計のほぼすべての側面が、文書化プロセスを除いて、より効果的で自動化された技術で進歓してきました - しかし、今までの話です。Altium Designer^®の新技術を使って、手動のPCB製造設計文書化のストレスをなくす方法を学びましょう。 PCB設計の進化は、光学テーブル、テープ、マイラーの日々からかなり進歩しました。80年代には最初のPCB設計ソフトウェアが導入され、設計作成能力と技術の新時代が始まりました。それ以来、EDA企業の台頭、衰退、統合がありましたが、PCB設計の進歩的な課題に設計者を支援する技術の進歩は一貫しています。しかし、PCB文書化プロセスにおけるどのような進歩を見ているのでしょうか？見てみましょう。 PCB文書化プロセス：必要悪嫌いであっても、PCB製造設計文書化は必要悪です。私たちがキャプチャしたものを実現可能な動作デバイスに変換します。設計を文書化するのに費やす時間の多さをよく忘れがちです。たった一つの設計には、設計製造図面と注記、組立図面とプロセス手順、PCB修正指示、レイヤースタックアップ情報、ドリル詳細、部品表などが含まれることがあります。設計の見直しや再スピンのたびに、これらの文書を最新バージョンの作成物を反映して再作成する必要があります。特定の設計については、これが簡単に二桁の文書セットに翻訳され、他のタスクに費やすことができる多くの失われた時間を意味します。では、なぜ文書ワークフローを自動化する技術が PCB設計ツールに組み込まれたことがないのでしょうか？さて、今はそうです。文書の新時代 Altium Designerは、 ^®を使用して設計環境に組み込まれた強力な自動化技術でPCB文書ワークフローの全体概念を再構築する新しい文書化方法を導入しました。文書の手動プロセスを完全に排除し、PCB設計文書の設計データに基づいて図面文書を自動的に作成します。オブジェクトの配置は直感的であり、会社の要件と文書タイプに基づいて迅速に配置して整理できます。任意の図面オブジェクトを配置すると、その文書がリンクされているソースPCBファイルに基づいてビューが自動生成されます。文書オブジェクトを利用可能にすることで、迅速に任意の図面を作成できます。こちらがPCB文書の例です。それがユニークであり、本当の魔法が起こるのは、PCBドキュメントとそのドキュメント間のデータ同期にあります。その方法で、文書の細かな編集にかかる時間を減らし、デザインの微調整により多くの時間を費やすことができます。文書作成ワークフローを加速する方法をお探しですか？無料のホワイトペーパー PCBドキュメントの新時代をダウンロードして、 ^®がPCBドキュメントプロセスの改善にどのように役立つかについてもっと学びましょう。

回路図の電気的ルールチェック

回路図の電気的ルールチェックはじめにこのホワイトペーパーは、PCB設計のプロセスにおいてあまりに重要視されていない機能について解説するものであり、最初から適切な方法で設計を進めるための情報が提供されています。多くの設計者や企業はPCBのレイアウトを正しく設計することに取り組んでおり、最近では周辺の機械に関する状況をリアルタイムでチェックしています。しかし、既に回路図にエラーが含まれる場合は、どうでしょう？通常、人による設計のレビューが行われますが、設計の複雑さが増し納期が短くなる中、ミスが入り込むことが、ますます普通になっています。プロ向けのPCB設計ツールのエレクトロニックルールチェック(ERC)機能は、回路図のミスを見つけ取り除くのに役立ちます。いくつかの基本ルール、および設計の基となる「文法」をチェックします。 ERC(電気的ルールチェック)はなぜ有効なのかこの質問に答えるのは非常に簡単です。つまり、設計を対象としたチェックを行うルールを設定するだけで問題が特定され、設計の早い段階でそうした問題を修正できるようになります。そのうえ、ERCの設定と実行にはわずかな時間しかかかりません。実のところ、手動でチェックを行う時間のほんの何分の1かで完了します。そのため、再チェックではなく設計に時間を使えるようになります。 ERCの活用方法の1つは、どの要素がどのように接続を許可されるのかを定義する接続マトリクスと回路図設計の全体的な「文法」という2つの領域で、チェックを分割して実行することです(※図1を参照)。「文法」領域では、バス、コンポーネント、ドキュメント、ハーネス、ネット、パラメーターなどの使用に関する、さまざま設定をカバーします。回路図の「文法」「文法」の違反の例としてはフローティングネットラベルが挙げられきます。ただし、こうした問題は必ずしも明白であるわけではありません。特にインポートされた設計ではこの傾向が顕著になります。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！

正確な出力ジョブファイルを使って設計の意図を伝える

正確な出力ジョブファイルを使って設計の意図を伝える以前のブログ記事では、実装図面や製造図といった専門的なPCB 設計文書がいまだに手動で作成されていること、そしてAltium のDraftsman などのツールを使って、そのプロセスをどう自動化できるのかについてご紹介しました。残念ながら図面の作成は、完成した設計文書を製造部門にリリースする際に、設計者が直面する難題のひとつに過ぎません。部品表、ガーバーやドリル、ODB++ などの実装ファイルのほか、回路図ページのプリントといった膨大な量のドキュメントや製造ファイルの出力作業も待っています。実際のところ、2017 年に発生する手動作業の分量は予想よりも増えています。これを自動化してくれるソフトウェアを使って、仕事を効率化する手がないでしょうか。正確な出力ジョブファイルの重要性設計の意図を正しくはっきりと製造部門に伝えるには、正確な出力ジョブファイルを提供することが極めて重要ですが、出力ファイルを手作業で作成するのは面倒で厄介な作業です。予算内で期日通りに製品をリリースしなければならないときに、何時間もぶっ通しで製造の出力ファイルを作成することは、かなりのストレスを引き起こします。このプロセスを自動化し、他の設計作業にもっと時間をかけられるとすればどうでしょう？チェーンの使用大半のユーザーが経験するのは、設計の各段階– （回路図の設計やPCB のレイアウトなど）– が単一の実行可能プログラムによって処理される「ポイントツール」や「ツールチェーン」という問題のあるアプローチの利用です。ファイルやネットリストのパスを除き、こうしたアプローチは他のプログラムとほとんど、あるいはまったく関与しません。設計の内容を包括的に理解してくれるシステムがないため、回路図のプリントや部品表を生成するためには回路図のプログラムを開くことになり、ベアボードや残りの実装ファイルにはPCB ツールが使われることになります。こうした環境でバッチ出力を実行できる場合もあるでしょう– 回路図の生成にはこことここをクリックし、部品表の生成にはこことここをクリックするといった具合になります。ツールチェーンを突破する PCB

Need Help?