筆者について

Zachariah Peterson

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

仮想配列計算

MIMOシステムで仮想配列を計算する方法 1 min Blog MIMO機能を使用するRFおよびセンシングシステムには、仮想アンテナの設計と配置に関するいくつかの重要な設計上の制約があります。これらのシステムでは、より高い解像度とより高い送受信ゲインが必要なため、ビームフォーミングと低レベル信号の受信用により多くのアンテナを配列に詰め込む傾向があります。この傾向には理由があり、アンテナ配列システムの重要な概念に関連しています。複数の送信アンテナと受信アンテナが同じ場所に配置されている場合、それらは連動して、仮想アンテナ配列と呼ばれるものを形成します。仮想配列はアンテナの実際のセットではなく、アンテナ配列の動作を説明する数学的に同等のオブジェクトです。空間多重化を含むMIMO仮想配列機能を可能にするアンテナ配列を構築する上で重要なのは、仮想配列内で仮想アンテナの配置を設計することです。アンテナをPCB上で適切にグループ化することにより、実際の配列の送受信ゲインが高くなるように仮想配列を設計できます。これは通常、物理的に大規模な無線システムで行われますが、PCB上に仮想アンテナ素子を配置するシステムでも行うことができます。アンテナの配置と配線が正しく行われている限り、MIMOモードで動作するアンテナ配列から最大限のゲインを得ることができます。この記事では、RFの計算方法について説明します。仮想配列とは？ビームフォーミングや空間多重化のために協調して動作する、同じ場所に配置されたアンテナシステムはすべて、仮想RF配列と呼ばれる同等のアンテナ配列であるかのように動作します。これは次の定義につながります。配列の送受信アンテナセットが連動して信号を送受信する場合、仮想配列と呼ばれる同等のアンテナ配列のように動作します。仮想配列が送信または受信モードでのみ動作する場合、送信/受信の両方における実アンテナゲインは仮想配列ゲインと等しくなります。仮想配列は架空のエンティティですが、電子ステアリング範囲（方位角と仰角）および角度分解能計算機に対する配列の影響を視覚的に理解するのに役立ちます。要するに、より多くの素子が連動する場合、どのタイプのビームフォーミングモードでも、放出されるビームの指向性ゲインが高くなり、角度分解能が向上します。仮想配列を理解するには、次の2つの量を計算する必要があります。仮想配列内の仮想素子の数仮想配列内の素子の位置仮想アンテナ素子の数と解像度 NTX送信素子とNRX受信素子を含む平面仮想アンテナ配列内の仮想素子の数は次のとおりです。この数値は、配列の最大解像度に関係するため重要です。速度と距離の解像度が角度解像度の影響を受けるレーダーシステムでは、レーダーで画像を形成できるレベルまで解像度を向上させるために多大な努力が払われてきました。従来の 3-TX/4-RX直列給電パッチアンテナ配列は、レーダー画像に必要な解像度を提供するのに十分な解像度を備えていないため、これらのシステムのアンテナ数を増やすことに重点が置かれています。 MIMO仮想配列として動作する場合、配列全体の角度分解能は、次のように単一のアンテナの角度分解能に関連しています。このことは、より小型の機器に搭載する仮想アンテナ配列ゲイン計算機のサイズを大きくしようという動きを示しています。配列の数が多いほど解像度が向上し、ゲインが高くなるので、より低い電力や広い通信距離でシステムを運用できる可能性があります。同様に、スキャン範囲は、仮想配列内の仮想素子間の等価距離によって制限されます。従来の回折限界発光パターンが必ずしも成立しないスパース配列では、仮想配列もスパースとなり、解像度が上式に従わなくなります（このことは、「同じ場所に配置すること」を厳密に定義する必要性を強調しています）。配列ゲイン

基板の反り

歪んだPCBを修正できますか？ 1 min Blog この記事に深入りする前に、簡単な答えをお伝えしましょう。既に製造されたPCBの反りを修正することは、おそらくできません。適切な材料が選択され、基板が正しくリフローに入れられる限り、組み立て中に反りが生じないように防ぐことはできます。この記事では、そのようなポイントのいくつかについて説明し、反りが生じた基板を回復させるためのポイントをいくつか検討します。未組み立ての回路基板の反りを修正することは高度な作業であり、基板をガラス転移温度以上に加熱して圧迫する必要があります。個人の設計者であり、メーカーから裸の回路基板や組み立てられた基板のバッチを受け取った場合、それらを修正することはできません。これらを廃棄する方が良いでしょう。この記事の後半でその理由を説明します。 PCBの反りを防ぐ方法 PCBの反り防止を見る前に、反りの原因についていくつか見てみましょう：パネル内の混在した向き：パネル内での向きを混在させてパネルあたりの基板数を最大化することは、誘惑的です。 CTEとTgの層間不一致：これらの値が一致しない場合、特定の層にストレスが蓄積され、変形を引き起こし、歪みが生じます。非対称スタックアップ：CTE/Tgの不一致に加えて、層スタックの非対称性が大きい場合、非対称性は一部の層に平面ストレスを与え、歪みを引き起こします。リフロー/ウェーブ：過度のリフロー、ウェーブ、および再作業サイクルを繰り返すことで、歪みが蓄積されることがあります。また、はんだ付け中に基板をクランプすると、歪みが生じることがあります。これらは、設計者と製造者が対処する必要がある基板の歪みの主な原因のいくつかです。パネルサイズのための設計常にこれを行うことができるわけではありませんが、スループットと収率の目的でこれを考慮することは重要です。混在した向きを必要としないように基板を設計できれば、歪みのリスクを回避できます。パネル内の基板の混在した向きは、一部の基板がガラス繊維のストランドの長軸およびパネルの長辺に沿っていないことを意味します。ほとんどの場合、これは問題になりません。しかし、以下のガイドラインのいずれかに従わない場合、混在する向きが原因でボードの一部が反りやすくなる可能性があります。その結果、同じパネル内の一部のボードが反ってしまい、他のボードは反らない可能性があります。以下のガイドラインのいくつかを無視してボードを設計する必要がある場合は、可能であれば、反りやすいボードをすべて同じ向きに配置できるようにしましょう。つまり、ボードの長い辺をパネルの長い辺に沿って配置します。スタックアップでの材料のマッチングこれは、設計者が製造業者と協力して、ボードが仕様通りに製造できるようにし、生産中にボードが反らないようにする必要がある場面です。自分自身でPCBスタックアップを設計し、異なる材料を混合している場合は、Tg値とCTE値が互いに互換性があることを確認してください。言い換えれば、温度がTgを超えたときのTg値とCTE値はすべて似ている必要があります。これを行う理由は、PCBスタックアップ内のすべての材料のCTE値に一般的な不一致を防ぐためです。一般に、CTEの不一致はスタックアップ全体で不均一な膨張を引き起こし、これは既に運用中の信頼性の問題を生じさせることが知られています。特に高アスペクト比のビアでの亀裂。同じタイプのCTEの不一致もスタックアップの設計で避けるべきです。銅を対称に配置するこれは、私が協力するメーカーと矛盾するように古い設計者が試みる場合の一例です。銅の配置は、ボードが反りを伴わずに製造される唯一の方法としてしばしば引用されます。完全に反りをなくすことはできませんが、ボードの反りが組み立て欠陥を引き起こさないほど低くすることはできます。銅の配置は、設計者が対向する層上の銅をバランスさせるために使用できるツールの一つです。

PCBオートルーター

自動化されたPCBルーティング：Situsトポロジカルオートルータを使用 2 min Blog このページでは、Situs Topological Autorouterについて説明します。PCB Editorのこの部分は、トポロジカルマッピングを使用してPCBルーティングパスを定義し、これを高品質のルートに変換します。

レングスチューニング

相対長チューニングとxSignals 1 min Guide Books 高速インターフェースは、一般的に差動ペアとしてルーティングされたシリアルバスや、高いクロックレートで動作する並列バスとして構築されます。これらのバスでは、信号群が要求されるクロッキングウィンドウ内で受信コンポーネントに到着できるように、バス内のトレースがマッチした長さである必要があります。この長さのマッチングは、クロッキング信号の長さと、バス上を移動する信号の立ち上がり時間によって制約されます。例えば、DDR3/4メモリインターフェースでは：8ビットのデータのそれぞれには、関連するデータストローブと差動クロックがあります。データはストローブからキャプチャされるため、ストローブに関連するデータビットは、そのストローブビットに近い長さでマッチングされなければなりません。CSI-2のような他のプロトコルでは、カメラインターフェースに接続する複数の差動ペアが並列にルーティングされています。これらの差動ペアは、各ペア内でトレースがマッチしている必要があり、ペア同士も互いにマッチしている必要があります。 PCB設計ソフトウェアの長さ調整ツールを使用すると、これらの構造を非常に簡単に配置および調整できます。長さ調整ツール Altium Designerには、PCBレイアウトに長さ調整セクションを適用するための2つのツールがあります： - インタラクティブ長さ調整 – 単一トラック用； - インタラクティブ差動ペア長さ調整 – 差動ペア用。長さ調整には3つのパターンが利用可能です：アコーディオン、トロンボーン、およびノコギリ波。 xSignalsを使用した長さ調整長さ調整を開始する前に、特別なネットクラスを作成する必要があります。その後、これらを長さ調整ルールで使用できます。ネットクラスとxSignalsクラスの両方を長さ調整に使用できます。しかし、

アイダイアグラム

アイダイアグラムとは？ 1 min Blog PCB設計者

PCB設計者

シミュレーションエンジニア

電気技術者

PCB設計者

シミュレーションエンジニア

シミュレーションエンジニア

電気技術者

電気技術者アイダイアグラムは、高速チャンネル内の信号の動作と、反復励起に対するチャンネルの応答について知る必要があるすべての情報を提供します。

非機能パッドPCB

非機能パッドがPCB設計に与える影響 1 min Blog 非機能パッドに関する議論は、しばしば全てか無かの議論として枠組みされ、信頼性や信号完全性への影響についての議論が豊富にあります。ビアにそれらを残すべきか、あるいは全てのビアからそれらを取り除くべきか？どのような設計決定にもトレードオフがあり、通常、設計のある側面が他のすべてを優先します。非機能パッドの使用に関して一般化されたルールはないため、設計者は特定のアプリケーションを考慮して、レイアウトに非機能パッドを含めるべきかどうかを決定する必要があります。この記事では、信号完全性、信頼性、およびルーティング密度の3つの観点から非機能パッドの問題を検討します。一部の設計では、これらの問題は互いに排他的であるため、以下に挙げる設計上の課題のうち、製品にとって最も重要なものを決定する必要があります。非機能パッドを用いた設計の信頼性テレグラフィングとECM故障スルーホールビアに非機能パッドが存在すると、「テレグラフィング」と呼ばれる状態を引き起こす可能性があります。ビアに銅が多すぎると、パッド間の材料が樹脂不足になります。その結果、銅スタックのイメージが、誘電体の表面層にピークとバレーとして現れます。言い換えると、銅スタックのイメージが基板表面に「テレグラフされる」のです。最近のポッドキャストのゲストが説明したように、高い箇所はエポキシが「押し出される」地域を作り出し、これによりパッドとビアバレルが直角を形成する隣接するパッド間に空隙が残り、熱的な故障を引き起こす可能性があります。空隙の形成は、もう一つの信頼性の問題、すなわち電気化学的移動（ECM）故障を引き起こします。ビアジョイントでの空隙形成は接着問題を引き起こし、ECMパスを許容します。これにより、パッド間のわずかな電圧差により、パッド間に樹状または繊維状の構造物が成長する原因となります。これらの構造物の成長は時間とともに蓄積し、最終的には診断が困難なPCBの故障につながります。樹枝状構造が隣接する導体間の隙間を埋めることができれば、短絡が発生します。樹枝状構造の断面積が小さい場合、電流密度が高くなり、構造が焼損して、事実上故障が除去される可能性があります。これにより、診断が困難な間欠的な故障動作が引き起こされます。これらの材料におけるECMに関する良いレビューはこちらで見つかります： Yi, Pan, et al. "薄い電解質層の下での銅張り積層板と無電解ニッケル/浸金印刷回路基板の電気化学的移動挙動。" Materials 10, no. 2 (2017)