筆者について

Zachariah Peterson

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

銅箔を選択する方法です

高周波PCB設計のための銅箔の選び方 1 min Blog 高周波PCBスタックアップに適した銅箔の選び方を学びましょう。これらの考え方は、高速PCBの銅の選択にも適用されます。

ビアインピーダンス計算機

なぜほとんどのビアインピーダンス計算機が不正確なのか 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者ビアインピーダンス計算機は、インピーダンス制御が通常必要とされない低周波数範囲でのみ有用です。

他のバージョン管理システムからのデータ移行

他のバージョン管理システムからのデータ移行 1 min Guide Books 電子機器の開発には常に多くの異なるタイプのファイルのリリースが伴います。そして、これらのファイルは静的ではありません - プロジェクトが進行するにつれて変化します。ユーザーがプロジェクトにデータを充填する際、新しいファイルを作成し、時代遅れになった不要なファイルを変更します。プロジェクトデータの管理は、特に複数の参加者がプロセスに関与している大規模な開発では、別のタスクです。データを管理する従来の方法の一つは、 Gitや SVN（サブバージョン）などのバージョン管理システムを使用することです。これらはすべての変更の詳細な履歴を保持することができ、共同作業に適しています。しかし、このアプローチの欠点は、これらのシステムが汎用システムであり、電子開発の特異性を考慮していないことです。また、データ管理を設計に移行する際の課題もあります。コミット履歴：個別のコミットの詳細：ストレージマネージャーパネル Altium Designerはバージョン管理システムをサポートしています。プロジェクトパネルは、ファイルの状態や基本的な Gitまたは SVNコマンド（更新、コミットなど）を表示します。ストレージマネージャーパネルは、プロジェクトファイルの変更履歴を全て表示します。プロジェクトパネルストレージマネージャーパネル

プロパティパネルの調整

プロパティパネルでの長さ調整 1 min Guide Books Altium DesignerのPCBルーティング機能を使用して、シングルトラックと差動ペアに迅速に長さ調整セグメントを配置する方法をご覧ください。

NVMe M.2 PCIe コネクタスタブ

PCIeコネクタ上のスタブに関する簡単な研究 1 min Blog スタブは、高速PCB設計において重要な話題であり、高速デジタル相互接続の全てのビアからスタブを常に取り除くべきだという長年のガイドラインがあります。スタブは高速ラインにとって悪いものですが、必ずしも取り除く必要はありません。より重要なのは、損失プロファイルと周波数を予測し、そのような損失を防ぐために適切にフロアプランを立てることです。この記事では、Altium Designerに同梱されているMiniPCの例題プロジェクトを使用して、高速PCB上でのPCIeルーティングに関するいくつかのシミュレーション結果を見ていきます。問題となるシミュレーションでは、コネクタから出るPCIeレーンのSパラメータを計算します。これらのシミュレーション結果を見ることで、スタブがビアやコネクタの遷移においてシグナルインテグリティにどのように影響を与えるかを、シミュレーションの観点から理解するのに慣れていない設計者が、適切なコンポーネント選択、配置、およびルーティングの選択を行うのに役立ちます。スタブとPCIeルーティングにおける潜在的な問題 PCIeルーティングでは、レーンはAC結合キャパシタを備えた差動ペアとしてルーティングされます。これらの差動ペアをコネクタを通して周辺機器、例えば拡張カードに接続することが一般的です。これらの拡張スロットコネクタを通してルーティングする過程で、最大帯域幅を制限する可能性のあるライン上に残余スタブが存在する場合があります。これはシミュレーションで非常に正確な結果を得ることができ、PCIeチャネルの正確な帯域幅を特定することができます。高速伝送線上のスタブは、PCIeレーン上で高周波インピーダンストランスフォーマーのように振る舞うことができるため、損失や反射を引き起こす可能性があります。この記事でスタブ分析についてさらに読む。 PCIeレーン上のスタブを制限することが推奨されていますが、アドインカードやモジュールにルーティングするために使用されるコネクタ上に存在する可能性があります。例として、垂直に取り付けられたPCIeアドインカード用のエッジコネクタはスルーホールコンポーネントであり、コネクタと同じ層上でルーティングする際に使用可能な信号帯域幅を制限する役割を果たす可能性があります。特にキャパシタの配置を考慮する場合、反対側の層でのルーティングが好ましいかもしれません。 PCIeレーンのコネクタスタブ損失の例信号がビアスタブを通過する際に発生する干渉効果や、PCIeレーンに沿ってDCオフセットを除去するためのコンデンサが必要であるため、コネクタを介してルーティングする際にビアスタブが損失にどの程度影響を与えるかを研究する価値があります。問題のMiniPCボードは、以下に示すように、PCIeインターフェースを備えたArria 10 FPGAを使用し、スロットコネクタにルーティングされています。以下の分析に必要な他の重要な仕様は、ボードの厚さと誘電率です：ボード厚さ = 2.028 mm 全層でDk

PCBのクリーンアップ

製造前のPCBレイアウトのクリーンアップ 1 min Blog PCBを製造に出す前に、表面層をきれいにすることを忘れないでください。生産を開始する前にチェックできるポイントのリストをまとめました。