筆者について

Zachariah Peterson

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

PCB 対マルチチップモジュール、チップレット、シリコン・インターコネクト・ファブリック

PCB 対マルチチップモジュール、チップレット、シリコン・インターコネクト・ファブリック（2023年更新） 1 min Engineering News 2019年9月号のIEEE Spectrum誌の記事では、マルチチップモジュールや高度なパッケージ上でチップレットを接続する方法であるシリコンインターコネクトファブリックが、特にマザーボードにおいて、PCBや大型のSoCを多くのアプリケーションで不要にすると主張されました。しかし2023年になっても、まだPCBを手放した人はいないようです。PCBへの需要は以前と変わらず強く、二桁のCAGRで成長すると予測されています。これは、 UHDIボードや基板のようなPCBなど、高度なタイプのPCBの成長が期待されているにもかかわらずです。その2019年のIEEE Spectrumの記事は、過去数十年にわたって少なくとも3回目の「PCBの終焉」が主張されたものでした。マルチチップモジュールは1970年代のIBMのバブルメモリにさかのぼりますが、半導体ダイにボンディングバンプアウトをモジュールに組み込むためのフットプリントを構築できる限り、標準のPCB設計ソフトウェアを使用してこれらを設計することもできます。流行語を取り除き、マルチチップモジュールを主流に導入する際の課題を分析すると、PCBと集積回路の将来の関係がどのように見えるかがより明確になります。高度なパッケージ、チップレット、シリコンインターコネクトファブリックアメリカとヨーロッパの電子製造の話題が先進的なパッケージングと地元の半導体生産に移行している今、より多くの企業がチップ設計業務を内製化しています。これは、パッケージングがこれらの設計チームの領域になることを意味し、PCB設計者は異種統合チップやモジュールを含む先進的なパッケージングレイアウトを解決するスキルを持つグループです。シリコンインターコネクトファブリックは、超大型システムのための先進パッケージ内で異種統合をサポートするインターコネクトプラットフォームとして意図されていました。このパッケージング方法では、未パッケージのダイが非常に細かい垂直インターコネクトピッチ（2から10ミクロン）でSiウェハーに直接取り付けられます。ダイ間の間隔は100ミクロンを目指し、ダイ間の非常に短いインターコネクトを実現します。このパッケージは、ダイを垂直に積み重ねて単一のモジュールにする3D統合もサポートすることを意図しています。シリコンインターコネクトファブリックの構造。[出典: UCLA CHIPS] このファブリックは、従来のインターポーザ、パッケージ、およびPCBを置き換えることを目的としています。偏見を持っていると言われるかもしれませんが、現在のコンポーネント製造および配布の構造を考えると、このようなパッケージング方法がPCBを置き換えるとは思えません。これは、インターポーザやパッケージ基板に配置できる構造のように見えますが、PCBの卸売りの代替品にはならないでしょう。この構造は、本質的にシリコンウェハ上での2.5D統合または3D統合を可能にするため、このように言います。設計階層でパッケージングはどこまで到達する必要があり、これらのデバイスが電子機器を構築する標準的な方法としてPCBをいつか置き換えることがあるのでしょうか？現実には、異種コンポーネントを相互接続するために使用されるパッケージング方法は、最高レベルのパッケージングソリューションとしてPCBを置き換えることを意図していません。PCBのオフ・ザ・シェルフコンポーネントによって提供されるモジュラリティは、エンジニアが必要とする重要な価値と柔軟性を提供します。オフ・ザ・シェルフの集積回路がチップレットとしても利用可能になるまで、シリコンインターコネクトファブリックのような技術はPCBを完全に置き換える希望がありません。私がパッケージとプリント基板を完全に新しいインターコネクトアーキテクチャに置き換えることについて懐疑的であったにもかかわらず、シリコンインターコネクトファブリックベースのシステムに関する追加研究が行われています。パッケージング技術として、シリコンインターコネクトファブリックベースのシステムは、従来のパッケージングや高度なPCBと同様の課題に直面しています。特に、電力供給、電力安定性、およびファブリックに組み込まれたキャパシタンスの問題があります。これらのトピックに関する最近の論文を以下に示します。 Safari, Yousef, Anja

デカップリングコンデンサとバイパス配置ガイドライン

デカップリングコンデンサとバイパス配置ガイドライン 1 min Thought Leadership 電力整合性の問題は通常、電源の観点から見られますが、ICからの出力を見ることも同じくらい重要です。デカップリングおよびバイパスコンデンサは、PDN上で見られる電力変動を補償することを目的としており、信号レベルが一貫しており、ICの電源/グラウンドピンで一定の電圧が見られることを保証します。次のPCBでこれらのコンポーネントを成功裏に使用するための重要なバイパスおよびデカップリングコンデンサ設計ガイドラインをいくつかまとめました。このブログでは、バイパスコンデンサとデカップリングコンデンサの違いについて取り上げます。 2つの関連する電力整合性の問題デカップリングキャパシタとバイパスキャパシタは、異なる2つの電力整合性問題を解決するために使用されます。これらの電力整合性問題は関連していますが、異なる方法で現れます。最初に指摘すべき点は、「デカップリングキャパシタ」と「バイパスキャパシタ」という用語が電力整合性に使用される場合、それらは誤称であり、何もデカップルまたはバイパスしません。また、ノイズを地面に渡すわけでもありません。単に時間をかけて充電および放電し、ノイズの変動に対応します。これらの用語は、電力整合性戦略の一部としてこれらのキャパシタの機能を指します。まず、デカップリングコンデンサを考慮しましょう。PCBデカップリングコンデンサの配置の目的は、低周波の電源ノイズ、 PDN上のリンギング、およびPDN上のその他の電圧変動に対して、電源レール/プレーンとグラウンドプレーン間の電圧が一定に保たれるようにすることと一般に言われています。電源とグラウンドプレーンの間に配置されたデカップリングコンデンサは、プレーンと並列になり、これにより全体のPDN容量が増加します。実際には、インタープレーン容量が不足していることを補い、PDNインピーダンスを減少させるため、PDN電圧のリンギングが最小限に抑えられます。バイパスコンデンサについて考えてみましょう。これらもPDNと駆動IC内で一定の電圧を維持することを目的としていますが、補償する電圧は出力ピンとPCBのグラウンドプレーンの間の電圧です。電源供給ピンとICのグラウンド接続の間に配置されていますが、異なる機能を果たします。それは、キャパシタからグラウンドへのバウンスを抑制することです。デジタルICがスイッチすると、ボンドワイヤー、パッケージ、ピンの寄生インダクタンスが原因で、ドライバーの出力とグラウンドの間の電圧が増加します。バイパスコンデンサは、グラウンドバウンス電圧とは反対の電圧を出力し、理想的には総電圧変動がゼロになるようにします。上記のモデルでは、バイパスコンデンサ（CB）とICパッケージ/グラウンド接続上の漂遊インダクタンスL1を含む閉ループがあります。出力ピンとグラウンドプレーンの間で測定されるグラウンドバウンス電圧 V(GB)に注目してください。残りのインダクタンスはすべて寄生成分であり、バイパスコンデンサの応答時間に影響を与え、グラウンドバウンスを補償します。理想的なモデルでは、バイパスコンデンサによって見られる電圧は、スイッチング中に漂遊インダクタンスL1によって生成されるグラウンドバウンス電圧を補償します。バイパスコンデンサの配置ガイドラインキャパシタからグラウンドへのバウンスが発生する仕組みを見れば、バイパスキャパシタをどこに配置するかは明らかでしょう。上記の回路モデルにおける寄生インダクタンスのため、バイパスキャパシタは電源ピンとグラウンドピンにできるだけ近く配置する必要があります。これは、多くのアプリケーションノートやコンポーネントのデータシートで見つかるアドバイスと一致しています。寄生インダクタンスに関連するもう一つの考慮事項は、ICへの接続がどのようにルーティングされるかです。キャパシタからICピンへ短いトレースをルーティングするのではなく、キャパシタをビアを通じて直接グラウンドプレーンと電源プレーンに接続するべきです。パッドとトレースの間隔要件をこの配置で守ることを確認してください。なぜこのような配置が必要なのでしょうか？その理由は、グラウンド/パワープレーンの配置（プレーンが隣接する層にある限り）は非常に低い寄生インダクタンスを持つからです。実際、これはボード内で最も低い寄生インダクタンスの源です。ボードの裏側にバイパスコンデンサを配置できる場合、より良い配置を実現できるかもしれません。デカップリングコンデンサの設計ガイドライン PDNで必要な PCBデカップリングキャパシタのサイズを決定した後、入力電圧の変動を補償できるように、どこかに配置する必要があります。実際には、複数を使用するのが最善で、並列に配置され、並列配置により有効な直列インダクタンスが低くなります。古いガイドラインでは、基板上のどこにでも配置できるとされていました。しかし、これには注意が必要です。なぜなら、デカップリングキャパシタとターゲットICの間の寄生インダクタンスが増加し、PDNのインピーダンスとEMIへの感受性が高まる可能性があるからです。代わりに、エッジレートが速いICの場合、ターゲットICに近づけて配置するべきです。下の画像は、ICの近くに配置された典型的なバイパスおよびデカップリングキャパシタの配置を示しています。これは、キャパシタとICの間の寄生インダクタンスが非常に低いため、高速回路にとって最適な配置の一つです。

Altium Designerにおけるフィルタ伝達関数と極-零点解析

Altium Designerにおけるフィルタ伝達関数と極-零点解析 1 min Blog 電子工学の授業で回路解析の問題に何時間も費やしたことを覚えています。手計算で様々なフィルター/アンプの構成を分析する方法を学びました。回路は通常、フィードバックがない限り、オームの法則やキルヒホッフの法則で扱えました。RFコンポーネント用の広帯域やマルチバンドマッチング回路など、高度なアプリケーションの回路は、手計算で分析するのがすぐに難しくなります。しかし、複雑なフィルターの共振周波数の数が2または3を超えると、問題はすぐに扱いきれなくなります。この時点で、問題は通常、3次以上の多項式の分解または直接解を求めることになり、手計算では管理不可能になります。数学が得意な私でも、高次の多項式の問題は好きではありません。幸いなことに、複雑なフィルターを扱う際には、信号の挙動の多くの側面を決定できます複雑なフィルター回路の解析以下の回路図に示されている回路は、かなり複雑なフィルターです。一般的な実践でこのタイプのフィルターに遭遇することはないかもしれませんが、マルチバンドアンテナ用のマッチング回路を設計しているときには、かなり近いものになります。この回路では、ソース（V2）が信号をバンドパスフィルターに送り、この部分からの出力（キャパシタを通過する電圧）がバンドストップフィルターに入力されます。フィルターからの出力電圧はL3とC3を通過する電圧で測定されます。このフィルター回路は、Miscellaneous Devices.IntLibライブラリの汎用コンポーネントを使用して構築されました。正弦波源（V2）は、Simulation Sources.IntLibライブラリで見つけることができます。このフィルターの簡単な分析では、2つの重要な極があると言えます。バンドパスRLC共振周波数での出力電圧のピークと、バンドストップ共振周波数での出力電圧のゼロです。しかし、実際にはこれは正しくありません。これは、キャパシタC1とインダクタL1もこの回路のバンドストップ部分と共振しており、回路の伝達関数に複雑な共振構造を作り出しているためです。見ていくとわかるように、フィルター伝達関数には2つ以上のピークとゼロがあります。これは通常、回路と入力信号をラプラス領域に変換することによって行われます。一般に、伝達関数は以下の方程式に示されるように、積の分数として書くことができます。この方程式では、各zは伝達関数のゼロであり、回路が出力電圧を通過させない特定の周波数と減衰率に対応しています。各pは極であり、伝達関数のピークに対応します。フィードバックのない線形回路では、極は虚数共役ペアまたは負の実部を持つ完全な複素共役ペアとして現れます。極の実部は、回路の過渡的な挙動を教えてくれます。出力電圧の臨界点を計算することで共振を計算しようとすると、臨界点を決定するために6次の多項式を解く必要があることがわかります。上記の回路についても、この回路の極を決定するために6次の多項式を解く必要があります。この問題は技術的に解決可能ですが、周波数領域での回路の挙動を決定するためにSPICEシミュレータを使用する方が速いです。この演習を手作業で行う代わりに、Altium Designerで SPICEシミュレーションを使用してこの問題を解決します。フィルタ伝達関数の計算この回路の伝達関数を計算するために、入力と出力に2つのプローブ（IとV）を配置しました。入力電流は、回路がそのバンドパスまたはバンドストップ共振で共振するたびに、いくつかの減衰または増幅を経験します。出力電圧測定（Vプローブ）の比較は、特定の周波数での入力電圧と比較して伝達関数を構築するために使用されます（上記の方程式を参照）。始めるには、シミュレーションダッシュボードを開き、分析に使用するソースと測定プローブを選択します。次に、以下の分析を有効にします：伝達関数：伝達関数の計算に使用するソース名と基準ノードを選択してください。極-零点解析：入力ノードをR1（NetR1_2）に接続されたネットに設定し、出力ノード（NetC2_1）を設定します。基準ノードオプションを「0」に設定したままにしてください。これは、基準を地面に対する電圧測定とするためです。ネット上のどこかに地面に接続されたコンポーネントがある場合は、これらのオプションを変更する必要があります。私の設定は下の画像に示されています。

多くの可能性のあるノイズ源が存在するため、それらを区別することが難しい場合があります。

同時スイッチングノイズですか、それともクロストークですか？ 1 min Thought Leadership 同時スイッチングノイズとクロストークをどのように区別できますか？この記事では、これら2つの信号整合性問題の違いについて説明します。

Sパラメータによるインピーダンス整合ネットワークのシミュレーション

インピーダンス整合ネットワークSパラメータシミュレーション 1 min Thought Leadership Altium Designerでアンテナのインピーダンス整合ネットワークのSパラメータを計算する方法は以下の通りです。

新しい携帯電話におけるアンテナの隔離は、単純な遮蔽構造を超えています。

無線システムにおけるアンテナ分離の設計 1 min Thought Leadership アンテナの分離は、アンテナ間の干渉を防ぎ、無線システムの多様性を確保するために設計されています。