High-Speed PCB Design

Simple solutions to high-speed design challenges.

Learn More

Best in Class Interactive Routing

Reduce manual routing time for even the most complex projects.

Learn More

Layer Stackup Design

Reduce noise and improve signal timing, even on the most complex boards.

Learn More

高密度配線(HDI)設計

高密度配線(HDI)設計では、トレース、ビア、レイヤ密度の限界に挑戦します。これらの基板は、非常に小さなトレースとビアで高い層数を実現しています。また、HDI PCBは、より大きな機能を使用する一般的な回路基板とは異なる製造および組立プロセスを必要とします。HDI PCBデザインの実装についての詳細は、ライブラリのリソースをご覧ください。

HDI設計の基本 HDI設計の設定方法高度なHDI設計 Introduction to High Density Interconnects What's Different in HDI?

Articles

View More Articles

Ultra HDI技術における配線の考慮事項ウルトラHDI技術は、PCB業界にとって「新しい」技術ではありません。スマートフォンのプリント基板やその他の非常に大量生産されるアプリケーションで多年にわたり使用されており、これらの超大量生産、高度に自動化された製造環境では非常に具体的な設計ルールに従う必要があります。ウルトラHDIは、低～中量生産、高品種混合のアプリケーションで新しい技術です。現在、複数の製造業者がこの技術を提供しており、業界はこれらの超大量生産施設が直面するものよりもはるかに多くの変数を持つ環境でこの技術を処理する学習曲線を航行しています。これらの製造業者は、設計コミュニティと協力して、PCB設計をより高い収率と製造可能性に導くための設計ルールのセットを開発しています。ウルトラHDIの定義を明確にするために一歩戻って、IPCはウルトラHDIワーキンググループを設立し、この技術カテゴリーを以下の一つ以上のパラメータを含むプリント基板設計として定義しています：ライン幅が50µm未満スペーシングが50µm未満誘電体の厚さが50µm未満マイクロビアの直径が75µm未満既存のIPC 2226レベルCの基準を超える製品特性このブログシリーズでは、製造方法と設計に関する質問に対処し、過去のブログへのリンクがこの投稿の下部に含まれています。今日は、これらの超微細トレースとスペースがインピーダンスに与える影響について探求しましょう。Eric Bogatinと彼のチームは、このトピックに関するホワイトペーパーを発表しており、もしそれをより詳しく探求したい場合は、この投稿の最後にそのリンクも掲載します。これらの細いラインとトレースを使用する明らかな利点の一つは、高ピン数のBGAのレイヤー数を劇的に削減できることです。しかし、インピーダンスが懸念される場合、BGAエスケープ領域のこれらの超微細ライントレースは、50オームのルーティング領域よりも高インピーダンスになります。問題となるのは、この高インピーダンスのトレース領域と全体のトレース長さとの間のインピーダンスの違いと、インピーダンスの不一致が問題になるまでの距離です。図3. 二つの領域の幾何学。ブレイクアウト領域は狭いトレースであり、一様領域は広いトレースであると仮定されます。本論文では、設計空間と、何が許容されるかを決定する際に参照すべき方法論について探求し、狭いルーティング領域の影響は反射から生じると結論付けています。狭いトレース領域の長さを十分に短く保つことができれば、その反射の影響を許容可能なレベルに抑えることができます。十分に短いとはどの程度かは、シンプルなシミュレーションで推定することができます。ブレイクアウト領域では、ルーティング領域のトレースの幅の半分ほどの狭いトレースを使用しても、高帯域で許容可能なリターンロスを達成することが可能です。この方法論を適用することで、ボードの全層数を減らし、プリント回路基板の全体的な複雑さを簡素化することができるかもしれません。多くのアプリケーションではこの制約がなく、これらの超微細なトレースとスペースをフルに活用してルーティングの利点を享受しています。上記の例では、トレースの幅と間隔を75ミクロンから19ミクロンに単純に調整することで、必要なルーティング層の数を大幅に削減できることを示しています。これは作り話の例ですが、低～中量で高品種のアプリケーションに対して、現在超高密度配線(HDI)が利用可能であることの重要性を示しています。別の視点としては、同じ数の層を維持しつつ、プリント基板の全体サイズを大幅に減少させる能力があります。これは、ルーティングが単純な場合、例えばシングルレイヤーや両面フレキシブル回路などでよく見られます。これらの超高密度HDI機能をどのように最適に活用するかは、プロジェクトの目標に依存します。ルーティング戦略を考慮する際には、これらの超高密度HDI機能をすべての層に適用する必要はないことも覚えておくことが重要です。細線機能は、従来の減算エッチング処理ではなく、加算または半加算製造アプローチでしばしば作成されます。しかし、加算および半加算プロセスは、より大きな特徴サイズを作成するためにも使用できます。これらのプロセスは、より正確なトレースパターンを作成し、より大きなトレース幅においてより緊密なインピーダンス許容範囲を実現することができます。製造業者は通常、超微細な特徴を持つ特定の層を形成するために一つのプロセスを使用しますが、大きな特徴、グラウンドプレーンなどの層には、減算エッチング処理を使用することがあります。これらのブログで私がよく行うように、超高密度インターコネクト（HDI）の設計を開始する際に製造可能性について最適なアプローチを理解するために、製造業者に連絡することをお勧めします。考えの出発点として、

HDI基板設計とHDI基板製造プロセス

HDIとは？設計の基本とHDI基板製造プロセス HDI基板設計のための基本事項について説明します。HDI基板製造プロセスを計画する際、Altium Designerで正確なデザインと成果物を作成することができます。

HDIをめぐる競争: VeCS

HDIをめぐる競争: VeCS 先ごろ、ヨーロッパの非常に創造力豊かな技術者が、レイヤー間の接続について、従来のスルーホールより高密度の、これまでにない概念を提案しました。その技術者は、NEXTGin Technologies BV [1] のJoan Torne氏です。彼の技術は「VeCS（Vertical Conductive Structures）」というものです。この技術は、従来のPCB TH製造設備を使用して、0.4mmピッチのBGAまで性能を落とし、密度をHDIレベルにまで高めます。この概念では、ペック穴開け、スロットまたはキャビティの基板内への（接続を隠すため）あるいは基板を貫通した配線を行い、金属化してメッキします。最終的な実装段階では、図1aのように、やや大きい穴を開けてレイヤー間に垂直の接続を作成します。図1bからわかるように、これらのより小規模な垂直接続は、ドリルで穴を開けた従来のスルーホールほど場所を取らないので、配線により多くのスペースを使うことができます。図1cの作成例では、1.0mmピッチのBGAの場合のTH、マイクロビア、およびVeCSを比較しています。THでは、スイングマイクロビアを使用しながらドッグボーンブレークアウトの下に2トラックを押し込み、7トラックを達成できます。7トラックのVeCSのブレークアウトは同様の密度です。ピッチを0.5mmに落としたBGAの場合、THでは、パッド内ビアの使用時1トラックを超えて配線する余地はありませんが、ブラインドビアの間には7トラックを配線できます。VeCSは、ほぼ同じ密度で、垂直接続の間に5トラックを配線できます。1.0mmのピッチでキャビティに2つの異なる配線を施した例からわかるように、ピッチがより大きい場合、VeCSブレークアウトは柔軟性があります。図1 a. VeCSテクノロジーは、完全な穴を採用するのではなく、レイヤーを接続する垂直のトレースを配線します。b. 垂直の壁のみを使用して作られた追加の配線スペースのメリットを 3Dビューで示しています。c. ブレークアウトが1.0mmと0.5mmの2つのBGAブレークアウトの例で 2つの一般的なテクノロジー、つまりTH およびHDIとVeCSを比較しています。図1cの配線ルールを表1に示します。

ブラインドビアとバリードビアの習得

ブラインドビアとバリードビアの習得 HDI PCB設計におけるブラインドビアとバリードビアの使用に関する完全なリソースリストをご覧ください。