PCB設計におけるバックドリリング：ビア信号の整合性を向上させる簡単な方法

投稿日 2020/10/22 木曜日
更新日 2020/10/23 金曜日

過去20年間で、電子機器はますます洗練されてきました。20年前には、通話ができる携帯電話を持っているだけで珍しい時代でしたが、今日では私たちの生活を携帯電話が支えています。スマートフォン技術への需要が高まるにつれて、技術はより高速で、より機能的で、直感的になってきました。コンポーネントベースの改善により、プロセスが合理化され、製造コストが削減されました。

スマートフォンはより高い周波数の信号を使用するため、処理速度が向上し、信号のエッジが減少しました。エンジニアは、より高い周波数スペクトラムに依存することによって生じる新たな課題に適応しなければなりませんでした。

これらのデバイスの基板を作成するPCBデザイナーは、技術が進歩するにつれて新たな課題に直面しています。彼らは、単にスキーマティックに従ってPCB上のコンポーネント出力を接続するだけでなく、信号伝搬経路が整合性を保ち、信号損失が最小限に抑えられるようにする必要があります。これらのニーズに対応するために、デザイナーは基板を作成するための材料を慎重に選択し、インピーダンスを計算し、検証しなければなりません。

データ伝送速度が数ギガビット毎秒（Gb/s）に達する場合、設計者は信号経路に発生する可能性のある異質性を完全に排除するか、最小限に抑える必要があります。異質性は波形、信号の整合性を大幅に変化させ、デバイスの機能に影響を与える可能性があります。これは、特にビアを通過する信号にとって真実であり、ビアの一部が使用されていない場合に特に当てはまります。この部分は異質であり、下記に示されているように信号に悪影響を及ぼします（図1）。

図 1. 信号がビアを通過します。第4層と第6層の間のビアの一部が使用されず、スタブを作り出します。

高速PCB設計

高速設計の課題に対処するための簡単なソリューション

ソリューションを探す

いくつかの研究[1]は、ビアの使用されていない部分が高速信号の品質に与える強い影響を示しています（図 2）。

図 2. ビアスタブが高速信号の品質に与える影響。左側の長いスタブは、信号の整合性を損なう大きな歪みを示しています。写真提供 [1]。

異質性からの複数の反射は形状を歪ませるため、設計者は伝送線のインピーダンスを合わせる必要があります。場合によっては、これはPCBが製造された後に修正の形で行われることがあります。インピーダンスを合わせる方法には、単一入力抵抗器による直列終端、出力抵抗器による並列マッチング、電圧分割器によるマッチングなど、さまざまな方法があります。

終端方法には追加のコンポーネントの使用が必要であり、特に密集したプリント基板では実装が難しいことがあります。ビアの数を減らすために、設計者は高速信号を1層で提供しようとしています。しかし、PCBアセンブリの密度が高まり、設計者がデバイスの寸法を縮小しようとする意図がある場合、このアプローチは難しいかもしれません。

Altium Designerは、エンジニアが高速信号の品質を比較的簡単な方法で改善するのを助けることができます。そのような方法の1つがバックドリリング技術と呼ばれます。使用されていない金属化穴の部分は、特定の深さまでより大きな直径でドリルされます。以下の例では、設計者は6層から4層までの使用されていない部分を除外する必要があります（図3）。

Easy, Powerful, Modern

The world’s most trusted PCB design system.

Explore Solutions

図3。銅が6層から4層にドリルアウトされます。

バックドリリングは、両側から異なる深さまで行うことができます（図4）。

図4. 異なるバックドリリング方法。

バックドリリングを使用する際、設計者はPCBメーカーが推奨するバックドリルからコンポーネントやトポロジー要素までの距離を保持する必要があります。通常、標準的なビアよりも少し大きいです。

設計者は、コンピュータ支援設計システムでバックドリリングをどのように実装し、どのようなデータをPCBメーカーに転送すべきか不安に思うかもしれません。Altium Designerでバックドリルを設定することは非常に簡単です。

最初のステップは、Layer Stack Manager (LSM)を実行し、機能セクションの右上隅にあるBack Drillsを選択することです（図5）。この簡単な手順で、設計者はこれらの種類の穴を使用する機能をアクティブにします。

Accessing backdrills in the layer stack manager

図5. LSMのBack Drills

Layer Stack Managerで任意の数のバックドリリング穴を作成できます（図6）。

図6. LSMのバックドリリング穴。

ドリリング設定は、LSMのバックドリルプロパティパネルを使用して調整されます（図7）。

図7. バックドリルのプロパティパネル。

設計者は、最初の層（ドリリングの開始点）と最後の層（ドリリングが終了する層）を指定します。ミラーのチェックボックスが有効になっている場合、ドリリングは対称的になります。つまり、両側で行われます（図8）。

図8. 両側でのドリリング。

設計者は、どのネットがバックドリルされるべきかも定義する必要があります。このプロセスは、デザインルールを使用して実装されます。高速セクションで、Max Via Stub Length（バックドリル）を選択し、新しいルールを作成します（図9）。

図9. バックドリルのためのルール。

設計者はバックドリリング操作の条件を定義し、ドリリング直径がメインホールに対してどれだけ大きくなければならないか、残されたビアスタブの最大許容長さ、およびこのルールが適用されるオブジェクトを割り当てます。オブジェクトには、ネット、ネットクラス、およびxSignalsが含まれる場合があります。ルールで指定された条件がアクティブになると、バックドリリングが自動的に追加されます。

プリント基板の2Dモードでは、バックドリルは次のように表示されます（図10）：

図10. 2Dモードで表示されるバックドリル。

バックドリルは二色で表示されます。一つの色はドリル開始層の色で、もう一つの色はドリル終了層の色です。この表示により、設計者はバックドリルの位置を容易に特定できます。

バックドリルは3Dモードでも表示されます（図11）：

図11. 3Dモードで表示されたバックドリル。

バックドリルに関する情報は、PCB製造業者にとって必要です。この情報は、PCBファイルとドラフトマンドキュメントのドリルテーブルに表示されるほか、出力されるガーバーファイルやNCドリルファイル（バックドリル用に別のファイルが生成される）にも表示されます。PCBエディタで得られたテーブルの一部を例として示します（図12）。