PCBレイアウトにおけるクリスタル発振器は周波数を安定させます

人類の歴史の大部分において、私たちは生活を計画するために天文学的な時間計測に頼ってきました。現在では、日常生活を管理するのに役立つ洗練された時計を持っています。現代の生活がますます慌ただしくなるにつれて、私たちは秒の一部を追跡する必要があります。電子pcbレイアウト用のクリスタル発振器ガイドラインは、これを可能にする秘密の要素です。

シュミットトリガ発振器や555タイマーからの出力クロック信号は、RCタイムコンスタントを使用して制御されます。これらの回路を使用する際の問題点は、抵抗器とデカップリングキャパシタの値が時間とともに一定ではないことです。抵抗と容量は、回路基板の温度によって変化することがあります。コンポーネントは経年劣化もします。これらの要因により、時計の周波数は時間とともにドリフトします。

周波数の安定性と精度が重要な場合、クリスタル発振器がより良い選択です。特定の形状に切断された石英クリスタルは、特定の共振周波数で振動することができ、この周波数は温度変化に対して非常に安定しています。クリスタル発振器は、適切に配置して接続されている場合、kHzからMHzまでの安定した周波数を出力することができます。

デジタルシステムがクロックを使用する場合、設計上の課題が生じます。これは、寄生容量や信号反射のような問題が信号の整合性を低下させる可能性があるPCBでは特に真実です。これらの設計上の問題は、高周波数でより顕著になります。幸いなことに、設計における信号の整合性を維持するためのいくつかの設計戦略があります。

伝播遅延とクロックスキューの最小化

特にTTLやCMOSロジックデバイスのようなロジック回路の切り替えは、クロック出力から下流に伝播遅延が蓄積される原因となります。これはナノ秒のオーダーであることが多いですが、高周波回路ではクロックパルスの幅と比較して顕著になります。

クロックスキューは使用されるクロックに関係なく発生する可能性があります。トレースの長さの変動が原因で、さまざまな電気部品にクロック信号がルーティングされる際に時間遅延が蓄積します。クロックスキューが伝播遅延と組み合わさると、並列トレース内のクロックパルス間の不一致が顕著になることがあります。

クロックスキューと伝播遅延は、信号トレースの長さを調整することで補償できます。連続するコンポーネント間の差動トレースの長さは、クロックスキューを最小限に抑えるために等しくするべきです。特定の並列トレースには異なる数のコンポーネントが含まれている場合があり、各コンポーネントの伝播遅延は、プリント回路基板上にトレースを配置する際に考慮されるべきです。

クロックスキューを避けるために並列トレースを一致させる

グラウンドプレーンの配置

一部のPCB設計者は、電源と信号トレースをグラウンドプレーンの直上に走らせがちです。これは推奨されません。グラウンドプレーンの配置が不適切な場合、クロック回路がアンテナとして機能する原因となります。回路は外部EMIに対して脆弱になるだけでなく、他の近くの回路にEMIを引き起こす可能性があるRF放射を生成します。

特定のクロック周波数において、グラウンドプレーンの厚さは波長の半分に過ぎません。クリスタル発振器は本質的に広帯域の電流源であるため、クロック信号とそのリターン電流は、高周波成分の帯域を含んでいます。これらの電流をグラウンドプレーン上で流すことを許すと、中央給電パッチアンテナを作成したことになります。

クロック信号帯域がグラウンドプレーンの共振周波数のいずれかと重なる場合、グラウンドプレーン内で強い電流が生成される可能性があります。しかし、電源とグラウンドプレーンを分離すると、高周波電流ループによる放射が減少します。これにより、外部EMIへの感受性も低減されます。

EMIを減らすためにグラウンドプレーンと電源プレーンを分離する

適切なキャパシタを使用する

クリスタルオシレータからの信号整合性は、2つのキャパシタを使用することで維持できます。1つは高電圧ピンとグラウンドプレーンの間に、もう1つはグラウンドピンとグラウンドプレーンの間に接続する必要があります。選択した特定のクリスタルに合わせてキャパシタを選択する必要があります。必要な容量は、同じメーカー内でも異なるオシレータモデルによって異なります。

クリスタルオシレータには負荷容量仕様（通常は20から50 pF）が含まれており、これを使用してクリスタルに使用するキャパシタを決定できます。各キャパシタは、負荷容量値の2倍から、任意の漂遊容量を引いた値である必要があります。漂遊容量値は数pFになることが多いです。バイパスキャパシタを、クロック信号トレースとボード上の他のICとの間に接続するときに忘れないでください。

クロック信号ライン上のビアの使用を避ける

ビアはトレースラインにおいて容量性または誘導性の不連続性として機能することがあります。これは、クロック信号を運ぶトレースがビアから反射して信号整合性の問題を引き起こす可能性があることを意味します。可能であれば、クリスタルオシレータによって生成される高周波信号はビアを通してルーティングされないことが推奨されます。形状を維持するためにビアを使用する必要がある場合は、反射を防ぐためにトレースとビアをインピーダンスマッチする必要があります。

ビアとトレース間のインピーダンスマッチングは、ビアのスタブを最小化または排除することで行うことができます。使用されていないスタブは、その共振周波数付近で顕著な信号劣化を伴う未終端の伝送線のように振る舞います。スタブは一般的に有用な目的を果たさず、バックドリリングによって除去することができます。しかし、バックドリリングは追加の製造工程を必要とし、製造コストを増加させる可能性があります。

Altium Designer^®は、PCB設計における信号経路のルーティングと分析を行う高度な機能を備えています。PDN Analyzer^™ツールを使用すると、設計内の信号経路を分析し、早期に問題を診断することができます。高速デバイスの次回設計にAltium Designerがどのように役立つかについて、今すぐAltium Designerの専門家に相談してください。