プロセスに逆らうのではなく、プロセスと調和して機能する基板を設計する方法

PCB製造の遅延の多くは、製造不良が原因ではありません。原因は、不完全なドキュメント、あいまいな公差指示、そして製造業者の標準プロセス能力と整合しない材料仕様にあります。DFMを設計サイクルの最後に行うチェック項目として扱い、設計に統合された活動として捉えないことが、初回試作のスケジュール遅延の大半を引き起こす根本原因です。

実際のエンジニアリング上の問題は、設計者がしばしば電気的性能に最適化されたデータパッケージをリリースする一方で、製造業者のプロセス上の制約を考慮していない点にあります。EDAのすべてのルールチェックを通過した設計であっても、ドキュメントによって設計意図が十分明確に伝わらなければ、製造不可能であったり、高コストな特例プロセスを適用しなければ製造できなかったりすることがあります。

主なポイント

• PCB製造の遅延の多くは、製造不良ではなくドキュメント不備に起因します。 不完全な製造ノート、あいまいな公差指示、製造業者の標準プロセス能力に合わない材料仕様は、製造現場で起きる問題よりも、初回試作のスケジュール遅延を引き起こす大きな要因です。
• 機能に起因する公差だけを明示的に指示してください。 すべての要素に厳しい公差を指定すると、製品改善につながらないままコストだけが増加します。インピーダンス制御、フレックスリジッドの遷移部、マイクロビアのアニュラリング要件、穴位置公差には明示的な指示が必要ですが、それ以外は標準プロセス能力に任せるべきです。
• Gerberファイルだけでは設計意図は伝わりません。 制御インピーダンスの目標値、材料要件、スタックアップの意図、領域固有の処理要件を含む完全な製造ドキュメントパッケージがあれば、そうでなければ製造を遅らせることになる何日分ものやり取りをなくせます。
• DFMレビューは最後ではなく、ワークフローの中に組み込むべきです。 銅箔形状、スタックアップ、またはステンシル開口に影響する変更があれば、リリース前に必ずDFMチェックを再実行する必要があります。製造業者によるDFMレビューを早期に行えば、EDAのルールチェックでは検出できないプロセス固有の問題を把握できます。

材料選定と調達リスク

単一の積層板材料をメーカー名と品番で指定すると、調達依存が発生します。製造業者がその特定材料を在庫していない、または日常的に使用していない場合、調達遅延とプロセスリスクを同時に抱え込むことになります。

実務的なアプローチは、設計上絶対に譲れない材料特性（動作周波数での損失要件、 熱環境に対するTg、信頼性のためのCTE整合）と、柔軟に対応できる部分を切り分けることです。性能要件が許す範囲で材料選定の自由度を製造業者に持たせることで、より良い価格と短いリードタイムを得られる場合が少なくありません。

スタックアップ図では、Altium’s Draftsman のこの画像に示されているように、特定の厚みや市販材料ブランドを指定できます。

コストを押し上げる公差指示

「IPC-6012 Class 2、最新版に従って製造」とだけ記載された製造図面では、基本的な指針しか提供できません。逆に、すべての要素に不要なほど厳しい公差を指定した図面は、製品を改善しないままコストを押し上げます。

正しいやり方は、どの公差が機能に起因するものかを見極め、それらを明示的に指示することです。特定層でのインピーダンス制御、フレックスとリジッドの遷移部間の位置合わせ、マイクロビアのアニュラリング要件などには明示的な公差指示が必要です。性能に敏感でない要素は、標準プロセス能力に任せるべきです。

製造ドキュメントと設計意図

Gerberファイルは、製造業者が裸基板を製造する際に利用できる出力の1つですが、製造業者が必要とするドキュメントや要件を提供する方法はそれだけではありません。製造業者は設計判断に関与していないため、銅箔形状だけから意図を推測することはできません。製造ドキュメントの目的は、製造業者が推測に頼らず正しいプロセス判断を下せるよう、設計意図を十分明確に伝えることです。

効果的な製造ノートには、次を明記する必要があります。

• 目標値、公差、基準層を含む制御インピーダンス要件
• 性能基準を伴う材料要件、または許容可能な代替材
• 誘電体厚みと銅箔重量を含むスタックアップの意図
• 局所補強材、選択めっき、インピーダンスクーポン配置などの領域固有要件
• 穴あけ、積層、またはめっき時に特別な処理上の注意を要する要素

完全な 製造ノートがあれば、そうでなければ製造を遅らせることになる何日分ものやり取りをなくせます。

後工程での設計変更と検証

配線完了後に行われる設計変更は、変更が軽微に見えても、高密度領域やインピーダンス制御領域でDFM違反を引き起こすことがあります。移動したトレースが隣接要素との間隔ルールに違反する可能性があります。追加した部品により、隣接パッドのはんだペースト量に影響するステンシル修正が必要になることもあります。

銅箔形状、スタックアップ、またはステンシル開口設計に影響する変更があれば、リリース前にDFMチェックを再実行する必要があります。これは、すでにマージンが厳しい高密度設計や高速設計では任意ではありません。検証の再実行コストは、製造保留や基板再設計にかかるコストと比べればごくわずかです。

設計リリースプロセスへのDFMレビューの統合

DFMレビューは、リリース前の最終ゲートとして扱うべきではありません。電気的検証と並ぶ標準的な設計プロセスの一部として、ワークフローに組み込むべきです。多くの製造業者は、特に既存顧客に対して追加費用なしでDFMレビューを実施しており、リリース前に違反を検出することで、製造遅延の最も一般的な原因を排除できます。

製造業者のDFMレビューでは、EDAツールのデザインルールチェックでは検出できない、次のようなプロセス固有の問題を把握できます。

• 価格や納期に影響する面付け利用率の問題
• その製造設備固有のドリルアスペクト比制限
• その積層プロセスにおける位置合わせ上の懸念
• 層間位置合わせに影響する材料固有のプロセス制約
• 積層時の反りを引き起こす銅バランスの問題

このレビューを早期に行い、そのフィードバックを実行可能な設計インプットとして扱うことで、サイクルタイムを短縮し、初回パス歩留まりを向上できます。

摩擦の少ない設計からリリースへ

製造ドキュメントを正しく整えることは、信頼性の高いリリースプロセスの一部にすぎません。もう1つ重要なのは、最初の回路図から最終データパッケージまで、設計、レビュー、出力を結びつけておけるワークフローを持つことです。

Altium Develop は、余計なオーバーヘッドを増やさずにその明確さを求めるハードウェア設計者や小規模チーム向けに構築されています。AltiumレベルのPCB設計機能に加え、進行中の設計からレビュー、リリースまでをよりすっきりとつなぐ道筋を提供します。プロセス変更を強制されることもありません。求めてもいないエンタープライズ向けの複雑さもありません。

Altium Developを始める →

よくある質問

PCB設計におけるDRCとDFMの違いは何ですか。

デザインルールチェック（DRC）は、レイアウトがEDAツールで定義したルール（クリアランス、トレース幅、最小アニュラリングなど）を満たしているかを検証します。DFMはさらに踏み込み、ドリルのアスペクト比制限、積層のための銅バランス、面付け利用率、位置合わせ公差などを含め、特定の製造業者の実際のプロセス能力の範囲内で、その設計を信頼性高く製造できるかを確認します。すべてのDRCチェックに合格した基板であっても、ドキュメントが実際の製造プロセス運用と整合していなければ、製造保留になる可能性があります。

PCB製造ノートには何を含めるべきですか。

効果的な製造ノートには、次を含める必要があります。

• 目標値、公差、基準層を含む制御インピーダンス要件
• それを左右する性能基準を伴う材料要件、または許容可能な代替材
• 誘電体厚みと銅箔重量を含むスタックアップの意図
• 選択めっきや補強材配置などの領域固有要件
• 穴あけ、積層、またはめっき時に特別な注意を要するあらゆる要素 

Gerberファイルは銅箔形状を伝え、製造ノートは設計意図を伝えます。

PCB設計ではいつDFMチェックを実行すべきですか。

DFMチェックは、リリース直前だけでなく、設計プロセス全体を通して電気的検証と並行して実行すべきです。後工程でのチェックは、社内の設計変更指示、基板再設計、遅延、追加コストにつながる可能性があります。銅箔形状、スタックアップ、またはステンシル開口に影響する変更があれば、たとえ軽微に見えても、データパッケージをリリースする前に再実行が必要です。

すべての要素に厳しい公差を指定するとPCB品質は向上しますか。

いいえ。性能に敏感でない要素に不要なほど厳しい公差を指定すると、製品を改善しないまま製造コストだけを押し上げます。厳しい公差は、特例プロセス、追加セットアップ、または手作業工程を必要とし、それがコスト増とリードタイム延長につながります。正しいやり方は、どの公差が機能に起因するものかを見極め、それらを明示的に指示し、それ以外は製造業者の標準プロセス能力に任せることです。