筆者について

Lukas Henkel

ルーカスは、電子業界で10年以上の経験を持つ情熱的なハードウェアデザイナーです。自身のエンジニアリングサービス会社の共同創業者として、精密アナログ設計から高速PCBレイアウト、パワーエレクトロニクスに至るまで、多くのエキサイティングなプロジェクトに取り組む機会に恵まれました。

オープンソース哲学の強力な支持者として、ルーカスは、誰もが現代の電子デバイスの構造と機能についての洞察を得られるようにすることを目標としています。その目標に駆り立てられ、彼は高い修理可能性を持ち、完全に文書化された最先端の消費者向けハードウェアを市場に提供することを目指すOpen Visions Technology（OV Tech GmbH）を設立しました。

ルーカスは、今日のオンラインでのノウハウとツールへのアクセスを通じて、アイデア、意欲、情熱を持つ人なら誰でも非凡なものを創造できると固く信じています。彼は熱心なコミュニティの一員となることを楽しみにしており、人々が自分のアイデアを実現する様子を見ることにワクワクしています。

最新の記事

PIMX8 プロジェクト - 第6章

Pi.MX8 プロジェクト - ボードレイアウトパート4 1 min Altium Designer Projects PCB設計者

PCB設計者

PCB設計者

PCB設計者 Pi.MX8コンピュートモジュールSoMプロジェクトの新しいインストールメントへようこそ！このアップデートでは、PCB設計に最後の仕上げを行い、プロトタイプの生産準備を整えます。前回の記事では、信号層のルーティングを完了しました。これはPi.MX8モジュールのPCBレイアウトで最も時間がかかる部分でした。しかし、同じくらい注意を要する2つのタスクがまだ残っています。電源プレーンのルーティングと信号遅延の調整です。電源プレーンまず、電源プレーンから始めましょう。私は通常、遅延調整を最後のステップとして行うのが好きです。なぜなら、長さ調整のために必要なメアンダーがボード上の残りのスペースをしばしば埋め尽くすからです。例えば、電源ネットをルーティングする際に追加のVIAを配置する必要がある場合（時には必要になることがあります）、必要なスペースを作るために長さ調整プリミティブを調整する必要が出てくるかもしれません。最後に長さ調整プリミティブで残りのスペースを埋めることで、追加の作業を避けることができます。利用可能な電源プレーン層レイヤースタックを見ると、2つの専用の電源プレーン層が利用可能であることがわかります。これらの層は、薄いプリプレグによって隣接するグラウンド層から分離されています。このスタッキングは低インダクタンスプレーンの容量を増加させ、高周波でのPDNインピーダンスを減少させるのに役立ちます。まず、高電流の電源レールを配線しましょう。この場合、これらはi.MX8 SoCとDRAMコントローラーのコアおよびメモリレール、そしてLPDDR4 ICです。 SoCのPMICコアおよびメモリ供給 VCC_ARMおよびVCC_SOCレールはリモートセンシングを使用しており、これはバックコンバーターのフィードバックノードがMIC近くの出力コンデンサにルーティングされるのではなく、i.MX8の電源パッドにルーティングされることを意味します。これは、電源プレーンまたはポリゴンを通る電圧降下を補償するためです。これらのレールの電流が比較的高く、PMICがこれらの電圧を正確に調整する必要があるため、負荷で直接「電圧を測定」することが重要です。次の図は、電源ポリゴンを通る電圧降下を示しています：電源ポリゴンを通る電圧降下 VCC_ARMレールのパワーポリゴンは、レイヤー6にルーティングされています。ポリゴンのアウトラインに近くルーティングされたトレースは、リモートセンシング信号です。理想的には、リターンパス電流によって導入される寄生効果を補償し、フィードバックをノイズに対してより耐性を持たせるために、差動電圧を測定したいところですが、私たちの場合、これは必要ありません。参照設計の推奨に従います。 VCC_SOCポリゴンフィードバックトレースは、SoCのピンの近くで「ネットタイ」を使用して、フィードバックネットをパワーネットに接続します。ネットタイを使用しない場合、フィードバックトレースとパワーポリゴンの間のクリーンな分離を手動で確保する必要があります。このアプローチはエラーが発生しやすいです。ネットタイは、両端に小さなパッドを持つ短いトレースセグメントからなるフットプリントです。コンポーネントタイプをネットタイに設定することで、Altium Designerはこのコンポーネントに対してショートサーキットエラーを生成しません。 VCC_ARMポリゴンとDRAMパワーレールは、レイヤー5で同様の方法でルーティングされています。 VCC_ARMが強調表示され、DRAMパワーレールが紫色で表示されています残りの電源レールは、レイヤー5と6に分配されています。1.8Vおよび3.3Vのシステム電源ポリゴンは、これらのレールに接続されている多くのコンポーネントがボード全体に分散しているため、ボード全体にわたって広がっています。

Pi.MX8_Chapter_V

Pi.MX8 プロジェクト - ボードレイアウトパート3 1 min Altium Designer Projects PCB設計者

PCB設計者

PCB設計者

PCB設計者 Pi.MX8オープンソースコンピュータモジュールプロジェクトの新しいインストールメントへようこそ！このシリーズでは、NXPのi.MX8Mプラスプロセッサを基にしたシステムオンモジュールの設計とテストについて詳しく説明します。前回のアップデートでは、レイアウト準備を完了しました。これには、インピーダンスプロファイルの作成、ボード製造業者の仕様に従った設計ルールの追加、特別な設計ルールを適用すべきエリアの定義が含まれます。また、LPDDR4インターフェースのルーティングも完了しましたが、長さ調整は（今のところ）行っていません。 DRAMインターフェースの長さ調整を始める前に、Pi.MX8モジュール上の残りのインターフェースのルーティングを見ていきます。ボード上には、多くの高速および低速バスがあり、その中には多くのルーティングスペースを必要とする広い並列バスもあります。各インターフェースに十分なスペースを割り当てるために、まずモジュールの各ルーティング層について大まかなフロアプランを作成します。ルーティング計画ルーティングプランは、利用可能な信号層全体に高速および低速インターフェースをどのように分配するかを決定するのに役立ちます。あらかじめ大まかなガイドを設定することで、現在作業している層に十分なルーティング用の不動産が利用可能であることを確認できます。これにより、層の移行を最小限に抑え、ルーティングプロセス中に行う再作業の量を減らすことができます。レイアウト計画を設定する方法はいくつかあり、主に利用可能なツールに依存します。私たちに必要なのは、既存の画像の上にスケッチを描くことができる基本的な描画ツールです。この例では、Inkscapeを使用します。 Inkscapeでは、背景画像を追加して、配置されたコンポーネントと未ルーティングのインターフェースをカラーのエアワイヤとして表示できます。このスクリーンショットでは、信号層でルーティングされるネットにのみ焦点を当てるため、電源ネットは非表示になっています。回路図では、各電源ネットにネットクラス指令を配置しており、レイアウトエディターで関連するネットクラスを有効にするか非表示にすることで、どのネットがプレーン層でルーティングされるかを簡単に識別できます。実際のルーティングには、Inkscapeで線を追加して、対応するレイヤー上でルートしたいインターフェースを表します。これらの線の幅を調整して、インターフェースでルーティングされる信号の数を表現できます。線の色は、背景画像から選択して、どのインターフェースが表されているかを識別しやすくすることができます。レイヤー間の移行にもすべてのレイヤーにスペースが割り当てられる必要があるため、各線の末端にブロックを追加してレイヤー移行を詳細にします。 Inkscapeでのレイアウト計画、背景画像としてAltium Designerのスクリーンショットを使用上記のプロセスを各ルーティングレイヤーで繰り返した後、実際のルーティングプロセスを開始できます。トップレイヤーのルーティングルーティング戦略を確立したので、まずはトップレイヤーのインターフェースのルーティングから始めましょう。トップレイヤーのコンポーネントのファンアウトルーティングは既に完了しているため、残りのスペースをすべてシグナルルーティングに使用できます。残されたスペースは多くありませんが、内部シグナルレイヤーのルーティングを後で容易にするために、内部レイヤーのルーティングに干渉しない領域に戦略的にVIAを配置することで、まだ利用可能です。これは、あらかじめレイアウトを計画することのもう一つの利点であり、そうでなければこれらの領域はこの段階で定義されていません。トップレイヤーのPiMX8モジュールのルーティングトップレイヤーにトレースを配置する際には、フィデューシャルやラベルなどの機能をトップレイヤーに追加するためのスペースが必要であることも考慮する必要があります。レーザーエッチングされたデータマトリックスコードは、均一なコントラストを提供するために、固体の銅領域またはトレースのない領域を必要とする場合があり、これらの領域はルーティングに使用できません。内部シグナルレイヤーのルーティングほとんどの接続は、レイヤースタックマネージャーで定義した2つの内部信号層に配置されます。まず、すべての高速同期インターフェースのルーティングから始めましょう。この場合、MIPI-CSI、MIPI-DSI、LVDSインターフェースなどが該当します。これらのインターフェースはすべて低電圧差動信号を使用し、専用のクロックラインと少なくとも2つのデータラインを持っています。各データラインの長さは、一定のタイミングマージン内でクロックラインに合わせる必要があるため、多くのルーティングスペースが必要です。複数の差動ペアの長さを合わせるには、かなりのスペースが必要になることがあります。なぜなら、インターフェース内の1つ以上のペアが、考慮しなければならない大きな遅延を引き起こす可能性が非常に高いからです。これらのインターフェースを最初にルーティングすることで、後で長さ調整のために十分なスペースが確保できるようになります。これらの高速差動ペアの層間遷移の近くにリターンパスVIAを配置することも、信号の整合性を確保するために重要です。リターンパスVIAは複数の層にわたってスペースを取ることができるので、信号の遷移が配置されたらすぐにこれらのVIAを配置するべきです。

Pi MX8 第四章

Pi.MX8 プロジェクト - ボードレイアウトパート2 1 min Altium Designer Projects 前回のアップデートでは、モジュールに適したレイヤースタックを定義し、ボード上に配置されたすべてのコンポーネントにファンアウトルーティングを追加することを見てきました。これらの準備に基づき、私たちは今、最初のトレースをルーティングする準備がほぼ整いました。しかし、ボード上の任意のコンポーネントを接続する前に、インピーダンスプロファイルを定義し、正しいトレース幅に対するマッチングデザインルールを設定する必要があります。インピーダンスプロファイルの設定レイヤースタックマネージャーでインピーダンスプロファイルを設定するのは簡単です。単終端と差動インピーダンスプロファイルの両方を定義する必要があります。必要なインピーダンス値に関する情報は、インターフェース標準とNXP i.MX8プロセッサのハードウェア設計ガイドから取得できます。以下のインピーダンス値は、設計で使用される単終端および差動の両方です：以前に定義されたレイヤースタックでは、インピーダンス制御ルーティングに使用できる4つの信号層があります。これらはトップレイヤー、L2、L7、およびボトムレイヤーです。トップレイヤーとボトムレイヤーはそれぞれ1つの参照グラウンドプレーンしか持っていませんが、L2とL7は2つの参照プレーンの間に埋め込まれています。インピーダンス値と参照層を入力した後、トレースのジオメトリは自動的に計算されます：レイヤースタックマネージャーインピーダンスプロファイル差動100オームトレースのジオメトリー、特に差動ペアのトレース幅とギャップを定義する際には、必要なルーティングスペースを念頭に置くことが重要です。可能であれば、必要なルーティングスペースを限定するために、差動ペアの全体幅を小さく保ちたいと考えています。ボードの密度に応じて、これもレイヤースタックを定義する際に考慮すべき事項です。設計ルールの設定最初のトレースをルーティングできるようになる前に残っているステップは、Altium Designerに、インターフェースとルーティングレイヤーに応じて必要なトレース幅（および差動ペアのギャップ）を伝えることです。インピーダンス値は、回路図の適切なインターフェースに割り当てられます。ここでは、ネットをネットクラスや差動ペアクラスに割り当てるためにディレクティブを使用することができます。デザインブランケットに割り当てられた複数のネットクラス設計ルールエディターでは、これらのネットや差動ペアクラスをターゲットにして、対応するトレースジオメトリーを割り当てることができます。トレースジオメトリーを手動で入力する代わりに、レイヤースタックマネージャーで定義したマッチングインピーダンスプロファイルを選択することができます：設計ルールダイアログで使用されるインピーダンスプロファイル – 高優先度ルールがインピーダンスプロファイルをオーバーライド私たちの設定で最も高い優先度を持つ別の設計ルールがあることに注意してください。この設計ルールは、前回のアップデートで作成した特定の設計ルームにのみ適用されます。これらの設計ルームは、細ピッチコンポーネントの直下にのみ配置され、ブレイクアウト領域で最小85μmまでのトレース幅と間隔を局所的に使用できるようにします。これらのルームの設計ルールは、定義されたインピーダンスプロファイルを上書きする必要があるため、最も高い優先度を持ちます。これらのルーム内で必要なトレースの形状に従うことができない場合があるため、できるだけ小さく保ち、インピーダンスプロファイルから逸脱するトレースの形状を絶対に必要な場所でのみ使用する必要があります。これらのセクションを非常に小さく保つことができれば、チャネルの信号整合性への全体的な影響は許容範囲内になります。ただし、これをポストレイアウトシミュレーションで確認する必要があります。細ピッチBGAの下に示された赤い設計ルーム LPDDR4ルーティングすべての設計ルールが定義された今、最初のインターフェースのルーティングを開始できます。このボードでは、DRAMインターフェースから始めます。このボードの全体的なルーティング戦略をまだ定義していないことにお気づきでしょう。ルート配置を行う前にこれを行うこともできましたし、個人の好みによってはそれが間違っているわけではありません。このボードでは、DRAMインターフェースを最初にルーティングして、DRAMインターフェースに割り当てる必要があるスペースとルーティングレイヤーの数を確認することにしました。LPDDR4

Pi. MX8_Chapter_III

Pi. MX8 プロジェクト - ボードレイアウトパート1 1 min Altium Designer Projects Pi.MX8オープンソースコンピュータモジュールプロジェクトの第3回へようこそ！この記事シリーズでは、NXPのi.MX8Mプラスプロセッサをベースにしたシステムオンモジュールの設計とテストについて詳しく説明します。前回の更新では、モジュールの回路図の構造を見て、予備的な部品配置の準備を始めました。部品を配置した今、設計の密度とそれがレイヤースタックに要求することがどの程度かがよくわかります。今日は、適切なスタックアップを選択し、最初のトラックのルーティングを開始します。レイヤースタックの定義部品配置といくつかの戦略的要因に基づいて、今後の設計に使用したいPCB技術とレイヤースタックを決定できます。まずは部品の密度を見てみましょう：部品配置トップサイド予備的な部品配置により、全体的な設計の密度が適度であることが明らかになりました。アクティブな部品はすべて基板のトップサイドに配置され、ボトムサイドには主にデカップリングキャパシタやその他の受動回路が含まれています。そのため、基板のボトムサイドは比較的空いており、ルーティングスペースがたくさんあります。しかし、目標は、このスペースをPi.MX8モジュールが特定の要求に基づいて更新および拡張されるプラットフォームとして機能するために実装される追加機能に割り当てることです。部品配置ボトムサイドボード間コネクタに近い部品の配置を見ると、多くの部品がボードの反対側にあるコネクタの直上に配置されていることに気づきます。上層から下層まで全てのレイヤースタックを接続する標準的なVIAのみを使用することにした場合、これらのエリアにVIAを配置することはできません。ボード間コネクタの全てのピンをブレイクアウトし、コネクタの反対側にあるアクティブ回路を効率的にルーティングするためには、スルーホールVIAのみに頼ることを超えた方法を考案する必要があります。これには、HDIスタックアップを使用する必要があります。 HDIスタックを使用すると、後の段階でモジュールの機能を拡張することが容易になります。追加の部品を接続するためにスルーホールVIAを必ずしも使用する必要がなく、したがって、確立されたルーティングや部品配置をあまり妨げることなく済みます。 Pi.MX8モジュールには、2+N+2レイヤースタックを使用します。これはIPC-2226規格で定義されているタイプIIIレイヤースタックであり、最も一般的に使用されるHDIスタックの一つです。このタイプのスタックアップは、製造プロセス中に2回の連続した積層工程を使用して、最外層の3層を接続するマイクロVIAを可能にします。埋め込みVIAは、連続製造プロセスの一部ではないコアスタックを接続するために使用されます。このタイプのレイヤースタックで使用されるプリプレグとプリプレグの厚さは、PCBプロバイダーの製造能力に依存します。連続積層されたプリプレグの選択された厚さは、マイクロVIAのアスペクト比によって制限されます。機械的にドリルされたVIAとは異なり、マイクロVIAは短いレーザーパルスを使用してプリプレグに穴を開けることによって作成されます。通常、VIAの直径は0.08mmから0.15mmが使用されます。大量製造に適したアスペクト比は通常、0.6:1～0.8:1の範囲です。薄いプリプレグは、アスペクト比の要件を違反せずに、与えられたインピーダンス制御トレースのトラック幅を減少させることを保証します。上層または下層の単純なマイクロストリップで、参照平面が1つだけの場合、これは問題ではありません。しかし、最初のグラウンドプレーンの下にある埋め込みストリップラインには注意が必要です。ストリップラインの上下の参照平面までの短い距離が、特定のインピーダンス制御インターフェースのために非常に狭いトレースをもたらす可能性があります。 Pi.MX8ボードの最終スタックアップは、PCBメーカーとの協力のもとに作成され、以下のようになります： Pi.MX8レイヤースタック全体として、このモジュールは10層スタックアップで構築されます。トップ、L2、L7、およびボトムレイヤーが信号レイヤーとして使用されます。L1、L3、L6、L8レイヤーがグラウンドプレーンとして使用されます。残りの2層、L4とL5は電源プレーンとして機能します。電源プレーンは、わずか18μmの厚さの薄い箔を使用して構築されます。これらの層のIRドロップに注意を払う必要があります。電源プレーンは、隣接するグラウンドプレーンとわずか75μmのプリプレグで分離されて密接に結合されています。これにより、追加のプレーン容量が生じ、高周波で低PDNインピーダンスを提供するのに有益です。レイアウトが完成したら、PDNの挙動をシミュレーションで確認します。このスタックアップについて注意すべきもう一つの重要な点は、スタックされたマイクロビアではなく、スタッガードマイクロビアのみを使用することです。これは、マイクロビアを直接重ねて配置することができず、代わりに少なくとも0.35mmのピッチで中心から中心にオフセットする必要があることを意味します。スタッガードビアの使用は、連続するレイヤーの登録を容易にするため、一部のPCBプロバイダーでは製造コストを削減します。このアプローチは、2つ以上のマイクロビアプログラムを使用するHDIスタックアップで、マイクロビアの信頼性を高めるためにも推奨されます。スタッガードマイクロビアを使用するデメリットは、最小オフセット要件を満たすために必要な追加のスペースです。グラウンドプレーンに作成された空隙も、隣接するトレースのリターンパスを管理する際に考慮する必要があります。コンポーネントブレークアウトルーティングレイヤースタックが定義された今、次のステップは個々のコンポーネントの信号をブレークアウトすることです。このステップでは、各コンポーネントの信号および電源ルーティングに必要なビアを配置します。コンポーネントを接続し始める前に、できればすべてのビアを配置しておきたいと考えています。HDIスタックアップであっても、ビアは依然として多くのスペースを占めます。これは、通常、スタックアップ全体を通過する電源配布ネットワークの一部であるビアに特に当てはまります。ルーティング段階でビアを配置すると、ビアのためにスペースを作るために以前にルーティングされたトレースを削除する必要があるかもしれません。

LAE パート2

設計フェーズ - リッドアセンブリ電子部品パート2 1 min Altium Designer Projects オープンソースラップトッププロジェクトシリーズへようこそ！これまでに、蓋組み立て電子部品の機能とコンポーネント選択について議論し、回路図のキャプチャについて詳しく見てきました。そして、PCBレイアウト設計のためのプロジェクトの準備が整いました。このアップデートでは、ウェブカメラボードのPCB設計に取り組みますが、いくつかの予想される課題があります。例えば、ボードの全体的な小さなフォームファクターを扱うことや、顕微鏡で見るようなウェブカメライメージセンサーをブレイクアウトすることです。イメージセンサーパッケージウェブカメライメージセンサーとマッチングフットプリントをより詳しく見てみましょう。イメージセンサーOV2740は、いくつかのパッケージで利用可能です。イメージセンサーは、通常、PCBに直接接着またははんだ付けされる裸のダイとして販売されます。その後、センサーは必要なすべての信号をブレイクアウトするために、薄い金のボンディングワイヤーを使用してボードに接合されます。 PCBに接合されたOV2740ダイ完全にパッケージされたセンサーではなく、裸のダイを使用する理由はいくつかあります。最も顕著な3つの理由は、コスト、フォームファクター、および光学特性です。まず、コストを考えてみましょう：イメージセンサーを光学性能に影響を与えずにパッケージングすることは、高価なプロセスです。パッケージなしでセンサーダイを直接PCBに接合することで、パッケージングコストを節約できますが、組み立て/製造コストは高くなります。PCB上の光学コンポーネントを接合するには、通常、クリーンルーム設定および接合可能なPCB表面仕上げが必要です。これらのオプションは製造コストを押し上げるため、直接ダイアタッチは通常、大量生産または高度に特殊化された製品にのみ実行可能です。直接ダイアタッチ方法を選択するもう一つの良い理由は、特にラップトップやスマートフォンのような密集したカメラソリューションで、全体的なソリューションの高さを減らすことです。Z軸でのわずかなミリメートル単位の差が重要です。イメージセンサーのアクティブダイがボード表面から0.5mm上にある場合、その余分な高さはレンズアセンブリによって補償されなければなりません。これは、しばしばイメージセンサーとレンズのスタック全体の厚みを増加させる結果となります。さらに、レンズアセンブリの取り付けが容易であることは、裸のセンサーダイを利用するもう一つの説得力のある理由となります。歪みのない画像を得るためには、センサーダイがレンズアセンブリの軸に対して完全に垂直でなければなりません。レンズアセンブリは、PCB表面に機械的に参照され、その表面は画像センサーダイと完全に平行でなければなりません。例えば、画像センサーがBGAコンポーネントとしてパッケージされている場合、それが基板表面に対して完全に平行であることを保証することは困難です。この効果はレンズアセンブリによって補償される必要がありますが、直接ダイアタッチアプローチでは通常存在しません。私たちのノートパソコンの設計では、製造コストの増加のため、センサーダイを直接PCB表面に取り付けることは選択肢ではありません。したがって、私たちはOV2740を細ピッチBGAコンポーネントとして使用します。 BGAパッケージのOV2740イメージセンサーイメージセンサーのフットプリントセンサーパッケージは通常のBGAパッケージではなく、マルチピッチグリッドアレイです。私たちの場合、これはX軸とY軸ではんだボールのピッチが異なることを意味します：イメージセンサーのBGAフットプリントスクリーンショットは、BGAフットプリントがX軸で0.53mmのピッチを、Y軸で0.48mmのピッチを使用していることを示しています。これは、基板の設計と製造技術の選択にいくつかの意味合いを持ちます。ほとんどのPCBプロバイダーは、標準プロセスで0.1mmのトレース幅と間隔を製造できます。高い技術クラスに追加費用を支払うことなく標準の設計ルールを選択したい場合、センサーピンをY軸でのみブレイクアウトすることができます： BGAコンポーネントのブレイクアウト X軸のピンピッチがわずかに大きいため、2つのパッドの間に0.1mmのトレースを便利に配置することができます。X軸の第2行もブレイクアウトしたい場合は、ほとんどのメーカーが標準の設計ルールで対応できない0.09mmのトレース間隔を選択する必要があります。イメージセンサーには5行あり、最も外側の2行のピンを問題なくブレイクアウトできます。中央に1行残っており、その行は上層からは到達できません。パッド間に0.4mmのパッドと0.2mmのドリルを持つVIAを配置することは、VIAからパッドまでの間隔が十分でないため、オプションではありません。これは、ほとんどの標準的なPCB設計ルールの限界です： VIAを備えたBGAフットプリントこの時点で、PCB製造プロセスに追加のステップを使用できます。それは、VIAのプラグとキャップをすることです。キャップ付きVIAを使用することで、PCB組み立て中に信頼性の問題を引き起こすことなく、パッド内に直接VIAを配置できます。この方法で、イメージセンサーのエスケープルーティングは次のようになります：

Pi.MX8_Chapter_II

Pi.MX8 プロジェクト - 回路図の構造と部品配置 1 min Altium Designer Projects Pi.MX8オープンソースコンピュートモジュールプロジェクトの第2回へようこそ！この記事シリーズでは、NXPのi.MX8Mプラスプロセッサを基にしたシステムオンモジュールの設計とテストについて詳しく説明します。前回の更新では、このプロジェクトの背景と、モジュールに必要な機能、そしてそれらを実装するために使用したいコンポーネントについて議論しました。今回は、回路図の構造とPCBレイアウトを始める方法に焦点を当てます。回路図の構造まず、回路図がどのように構成されているかを見てみましょう。回路図の取り扱いには、一般的にフラットデザインと階層デザインの2つのアプローチがあります。フラットな回路図は、いくつかのシートに分割された大きな単一ページの回路図として最もよく表されます。例えば、オフシートコネクタを使用してシート間の接続を確立できます。階層的な回路図では、設計を機能ブロックに分割し、それらをシートシンボルとして表現することができます。これらはさらに相互接続されたり、ネストされたりすることもあります。このアプローチは、大規模な設計においてよく使用され、大きな回路図を独立して設計および閲覧できるブロックに効果的に分割することができます。これらの機能ブロック間の接続は、シートシンボル上に表されるポートを使用して確立されます。電源オブジェクト（VCC、GNDなど）を除き、スキーマティックシートをリンクするためにはポートのみが使用されます。 Pi.MX8の回路図は、この階層的トポロジーを使用しています：設計はいくつかの機能ブロックに分割され、すべてが一つのトップレベルシートで表されます。ここで、別々のシート間のすべての接続が確立されます。この設計は、一つの階層レベルのみを使用します。 iMX8 SoCはいくつかの部分に分割され、複数のシートに配置されます。トップレベルシートでは、ページの中央に大きなシンボルがSoCを表しています。ページの左右両側にある二つの大きなシートシンボルは、Pi.MX8モジュールの二つのボード間コネクタを表しています。その他のすべての機能ブロックは、それぞれ独自のシートシンボルで表されます。各ページは同じ設計哲学に従います。回路図のページを離れるインターフェースは、インターフェースの電圧レベルを表すために色分けされています。電力分配ネットワークの一部であるネットは、太い線幅で描かれます。特定の設定設定、命名規則、または一般的な備考のための注釈を統合することは、デバッグと立ち上げプロセスを加速し、PCBルーティングプロセスのためのリマインダーとして機能することができます。注釈と色分けを含む回路図ページ Altium Designerの回路図にExcelスプレッドシートから、またはデータシートから取ったスクリーンショットから注釈を追加することは、Ctrl+C、Ctrl+Vと同じくらい簡単です：

回路図自体は現在も変更の対象であり、したがってまだ開発中です。さらなるアップデートで回路図についてさらに詳しく掘り下げます。