Equip engineers with everything needed to design modern, high-performance PCBs.
Combine advanced PCB design with cloud-based collaboration to streamline development.
業界をリードする専門家によるPCB設計の最新情報をご覧ください。
概要 プリント基板が完成するまでにかかる全コストは、ブランクPCBの製造コスト、コンポーネントのコスト、実装コスト、テストのコストのように複数の基本カテゴリーに分類できます。最後に出てきた、完成した基板をテストするのにかかるコストは、製品の合計製造コストの25%から30%を占める場合があります。 収益性を求める設計は、2つの論理的側面から生まれます。1つはDFM(Design for Manufacturability)、つまり最小の欠陥率を維持しながら可能な限り最小の製造コストで製品を開発すること、もう1つはテスト容易化設計(DFT)です。テストカバレッジを最大化し、 製造エラーおよびコンポーネント障害に関する欠陥を迅速に分離できるよう製品を設計することによって、DFTは収益性のある設計として最高のものとなります。この記事では、DFTを詳細に検討し、特にインサーキットテスト(ICT)に焦点を当てます。 DFMおよびDFTガイドライン 委託製造業者(CM)を選択する際は、必ずDFMおよびDFTのガイドラインを提出してもらう必要があります。必ず、契約を検討しているCMごとにこれらのガイドラインを入手し、目を通すようにします。複数のCMから提出されたDFMとDFTのガイドラインをレビューすることで、それぞれCMの専門的な技術、知識、能力のレベルを把握することができます。したがって、これらのガイドラインは、自社 製品の生産に最適なCMを決定する際に役立ちます。 今後に向けた計画 設計を計画するときに聞く最初の質問は次のとおりです。 1. 誰が実装をテストしますか? 2. 機能は何ですか? 設計を計画するときに聞く最初の質問は次のとおりです。1)誰が実装をテストしますか? 2)機能は何ですか?DFTガイドラインは最初のレイアウトの計画で役に立ちます。しかしながら、CMに直接連絡して、知識のあるテストエンジニアと特定のニーズについて議論するのはよい考えです。テストエンジニアは機能について議論することができ、提供できるものとは異なるテスト方法論があること を気づかせてくれます。バウンダリースキャン(JTAG)、自動ICTテスト、X線断層撮影(AXI)および目視検査(マニュアルおよびマシンビジョン)の組み合わせにより、最も包括的なテストカバレッジを実現します。また、これにより製造プロセスについて即時フィードバ ックが得やすくなり、ワークフローを必要に応じて迅速に修正し、欠陥コンポーネントを特定して取り除くことができます。 次に、完成品の品質を保証するためには、どのテストカバレッジが必要かを検討する必要があります。アプリケーションと実際のコストの制約から、利用可能なテスト機能の全てを使用することが必要な場合と、そうでない場合があります。例えば、地球の周りを公転する衛星を調査する場合、可能な限りのタイプのテストを実施して、修理できない環境でも、数年にわたって完成品が確実に機能するのを保障しようとするでしょう。しかし、ミュージカルの挨拶状を作成する場合は、シンプルな必要最低限の機能テストだけになるでしょう。(※続きはPDFをダウンロードしてください)
Altium Designerにおける階層的回路図設計 Altium Designerの新規ユーザーは、回路図シートを階層的に上位から下位、または下位から上位に整理する利点を完全に理解していないことがあります。その結果、プロジェクトの整理について二の足を踏むことなく、単純な(フラットな)回路図設計を進めることがよくあります。この文書では、シートシンボルとそれらが大規模な設計の部分を同期するためにどのように使用されるかについて、包括的に見ていきます。 シートシンボル Altium Designerで階層的設計を始めるには、シートシンボルの作成が必要です。回路図シートシンボルは電気的プリミティブであり、階層的回路図組織または階層組織チャート内のサブシートまたは子シートを表すために使用されます。シートシンボルにはシートエントリも含まれており、これは親と子の回路図シート間のネット接続を提供する作業分解構造を提供し、フラットシート回路図設計図のスキーマティクス間でポートがノードを提供するのと同様の方法です。シートシンボルは、大規模な設計で複数の回路図を整理するために使用でき、ユーザーにプロジェクト全体のネット接続を見渡す全体的な柔軟性を提供します。 以下の画像では、シートシンボルがデザイン指定子によって定義されています。これを使用して、デザインのカテゴリを設定し、それぞれのファイル名を特定の回路図シートにリンクさせることができます。シートシンボルのエントリを定義する際には、シートエントリ名がサブシート内の同じ名前にリンクされます。 図1 - シートエントリ付きの一般的なシートシンボル Altium Designerでシートシンボルを作成するには、回路図エディタで「配置 -> シートシンボル」に移動します。それを行ったら、「配置 -> シートエントリ」に移動して、シートシンボルにシートエントリを配置して回路図に追加できます。 Altium Designerのシートシンボルのプロパティでは、デザイン指定子をラベルとして定義できるほか、リンクに不可欠なファイル名も定義できます。ファイル名が定義されると、シートエントリを追加して編集できます。その名前は、サブシートレベルの既存のポートまたは電源ポートのいずれかと一致していなければなりません。 図2
はじめに PCBの製造工程で最も犯しやすい間違いの1つは、層の順序の誤りです。確認しないままにしておくと、全工程が無駄になる場合があります。PCB実装工程を経た製品は、電気的導通の観点からは機能するかもしれません。電気的に導通していれば、電気的検査にも合格するかもしれません。しかし、プレーンや信号層の順序と層間の距離を最優先にしている設計では、最終的な実装段階で障害が発生します。 正しい順序で積層し、後工程外観検査を行うために必要な情報を製造業者に確実に伝えるには、そうした情報を銅パターンとして直接設計に組み込んでおく必要があります。これらの銅パターンを設計に含めるのはPCB設計者の責任です。 製造データ内に適切な銅パターンを設計しておけば、積層順序を間違える心配はほとんどなくなります。さらに、社内で品質保証検査を実施し、 工場への投入が可能になった後、これらの銅パターンを使って最終実装検査を行うことができます。 層の識別 各層の銅箔にまず追加するパターンは、その層が全体の中で何番目かを示すためのものです。各層に層番号を割り当てます。層番号は銅箔に直接エッチングされ、レイヤースタックアップ内での位置を示します。層番号を基板外形の外に配置しても、アートワークプロットがどの層を表しているかを示すのには不十分です。層番号は、完成基板の領域内に含まれている必要があります。 製造業者によっては、2次側層の層番号をミラー反転しておく必要があります。層番号は、回路の電気的特性に悪影響を与えないように基板の端の近くに配置する必要があります。層番号は、各層上に数字を1つ配置することで表すことができます。 しかし、それらの数字は上に積み重ねることはできません。全層のチェック用プロット図を重ねて上から見たとき、数字が全てはっきり見える必要があります。 識別しやすいように、多くの場合、層番号は長方形の箱の中に配置します。アセンブリの裏側に置いた検査光源で、完成PCBを透かして層番号が簡単に見えるように、はんだマスクとシルクスクリーンのパターンを層番号の周囲の領域から除去する必要があります。層番号は、層が全て存在することを示す印になります。また、アートワークプロット図が表す層を製造業者に示す印にもなります。(※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください!