PCB設計者

Filter
0 SelectedClear ×
Clear
SAPによるウルトラHDI PCB製造 超高精細HDI PCB製造における半加工プロセス(SAP)の探求 PCB技術が進化し続ける中で、超高密度インターコネクト(UHDI) PCB製造のような新しい製造技術が信じられないほどの可能性を解き放っています。最も変革的な進歩の中には、従来の減算エッチングでは達成できなかったより細かいトレースとスペースを実現する、半加算プロセス(SAP)と修正半加算プロセス(mSAP)があります。これらの革新は、PCB設計の限界を押し広げ、前例のない精度で複雑な回路を製造することを可能にしています。 PCB製造の文脈では、半加算プロセス(SAP)は、従来の減算方法からの脱却を提供し、減算エッチングで可能だった2ミルの閾値をはるかに下回る、これまで達成できなかったトレースとスペースを可能にします。SAPプロセスは、銅のような導電性材料を追加して回路を形成することを可能にし、それをエッチングで取り除くのではなく。この技術は、先進的な材料と組み合わせることで、高性能で小型化されたデバイスを含む次世代の電子機器をサポートする超微細な特徴サイズの扉を開きます。 PCB製造における半加算プロセスの主な利点 極端なミニチュア化 SAPおよびmSAP技術で最もエキサイティングな機会の一つは、PCBフットプリントを大幅に削減できる能力です。トレースとスペースの寸法がサブミクロンレベルに縮小することで、設計者は全体的な電子システムのサイズを劇的に小さくするか、または解放されたスペースを利用して、より大きなバッテリーや強化された機能性などの追加コンポーネントを統合することができます。これは、スマートフォン、ウェアラブル、IoTデバイスなど、スペースがプレミアムなデバイスにとって特に重要です。 簡素化されたレイヤリングと向上したルーティング効率 これらのプロセスのもう一つの重要な利点は、PCB設計で必要なレイヤー数を削減できる可能性です。タイトピッチのボールグリッドアレイ(BGAs)を持つコンポーネントや標準的な設計であっても、より少ないレイヤーで複雑な信号をルーティングできる能力は、コストと複雑さの両方を削減できます。レイヤーが少ないということは、マイクロビアとラミネーションサイクルも少なくなり、製造時間が短縮され、全体的な収率が向上します。機能性を維持または向上させながらレイヤー構造を簡素化できる能力は、信頼性と性能の両方の観点から大きな勝利です。 改善された信号整合性と精度 ミニチュア化とレイヤー削減は具体的な利点ですが、SAPプロセスは電気性能を大幅に向上させることもできます。最も重要な改善点の一つは、信号の整合性です。半加算プロセスは、より広範な減算エッチングプロセスではなく、正確なイメージング技術に依存しているため、トレースの幅と間隔をより細かく制御できます。これにより、インピーダンスの制御がより厳密になり、信号の劣化が減少し、これらの技術を高速デジタルおよびRFアプリケーションに理想的にします。 半加算エッチング対減算エッチング:簡単な概要 従来の減算エッチングプロセスは、銅被覆されたラミネートから始まり、不要な銅をエッチングして回路パターンを形成します。このプロセスは効果的ですが、銅の厚さと使用されるエッチング方法のため、細かいトレースとスペースを達成することには限界があります。 対照的に、半加算プロセスは、非常に薄い銅層または純粋な加算方法の場合は銅が全くない状態から始まります。銅は選択的に追加され、望ましいパターンを作成し、薄いシード層のみが除去される必要があります。この精度により、製造業者のイメージング能力にもよりますが、トレースは25マイクロン(またはそれ以下)という非常に細かい特徴を実現できます。 改良半加算プロセス(mSAP) 変更された半加算プロセス(mSAP)は、SAPの拡張であり、スマートフォンのような消費者向け電子機器の大量生産によく使用されます。主な違いは、開始する銅層にあります。mSAPはやや厚い箔から始まり、その結果、やや精密でないトレースプロファイルになります。mSAPは優れた特徴サイズを可能にしますが、トレース/スペースの範囲は通常30ミクロンで、開始する銅が厚いためトレースはより台形の形状をしています。 これらの違いにもかかわらず、mSAPは従来の減算法よりもはるかに細かい特徴を実現し、標準的なPCBと高度な基板レベルの製造技術の間の橋渡しと見なされています。このアプローチは、コストに敏感な大量アプリケーションで重要です。 基板のようなPCB(SLP)と超HDIの未来 この分野で頻繁に使用される用語は「基板のようなPCB」(SLP)で、これは加算または半加算プロセスで構築された回路基板を指します。SLPは、半導体基板の精度に近づく細かい特徴を可能にしますが、はるかに大きなPCBパネル上です。これは、伝統的なPCB製造のコストとスケーラビリティの利点を犠牲にすることなく、ミニチュア化が求められるアプリケーションにとって特に有利です。 典型的なSAPおよびmSAPプロセスフロー SAPとmSAPの両方について、プロセスフローは類似した手順に従います:
チップの偽造 チップの偽造がどのようにしてより高度になっているか 半導体の基準に品質保証と厳格さがあるにもかかわらず、業界は依然として偽造の問題に悩まされており、これが続くほど悪影響を及ぼすことになります。 電子部品の購入者や製造業者は、購入を希望する製品に潜在的な問題がないか、調達プロセスをより深く掘り下げるべき要素がいくつかあります。PCB市場の一部で不足が生じている一方で、他の部分では余剰が見られるなど、調達のスピードが速いため、困難な時期に企業を誤った方向に導くことがあります。そのため、 品質保証対策に焦点を当てるべきです。 偽造製品に対する業界の見通しは、特に過去数年間で大幅に減少したケースを考えると、前向きです。2019年には 963件の部品偽造が報告されましたが、2020年には504件に減少しました。これは、新型コロナウイルスのパンデミックが中国企業の偽造活動を妨げたと言われていますが、今日でもまだ問題は残っています。 偽造チップとは何か? 偽造チップは、信頼できるメーカーからの既存ユニットを改変すること、電子廃棄物(e-廃棄物)からの中古部品を取得すること、または厳格なテストに合格しなかった部品を再製造することの3つの異なる方法で作成されます。 部品の改変:新しいコンポーネントを単に取り、自社の製品として販売する企業によって、法的な問題が生じます。製造業者は、チップを砂をかけたり、再マーキングしたり、または「ブラックトップ」処理をして、日付コードなどの新しい情報を適用します。このような改変は検出が非常に困難であり、コンポーネントが IDEA-ICE-3000偽造ガイドラインに準拠していることを確認するために、専門家の継続的なサポートが必要になることがあります。 電子廃棄物:これは半導体供給の減少に対抗するための有用なプロセスのように思えるかもしれませんが、このようなチップを購入する際には、購入者にとって固有のリスクがあります。これらの偽造部品の供給者が、これらを正規の製品として梱包する場合、購入者がそれを知らない可能性が最も高いです。 再製造:既存の回路基板から取り外された部品は、さらに一歩進んだ処理が可能ですが、ここでリスクが高まります。今日市場に出回っている一部のコンポーネントは、単に新しいチップとして再マーキングすることによって、電子廃棄物プロセスから再利用されています。これらの部品が正規品であるか、または新品として機能するかどうかを検出することは非常に困難です。 PCB業界で偽造が問題となったのはどうしてですか? 単に機会主義的なものである、チップの偽造—その他多くのPCBコンポーネントと同様に—はほぼ10年間問題となっています。電子業界が急速に成長し続ける中、部品の偽造は数十億ドル(あるいは 数兆ドル)規模の産業の頭痛の種であり、最も洗練された生産ラインにも影響を及ぼしています。 この偽造問題は、問題をさらに遡るとして、国立航空宇宙局(NASA)の注目を長い間引きつけています。米国商務省(USDC)の技術評価局は、2005年に3,868件のインシデントを記録しました。 USDCはこのデータをさらに詳細に分析し、NASAの 報告書で共有しています。調査対象の71社が偽造マイクロプロセッサのケースを経験し、52社が改ざんされたメモリユニットを取得し、47社が標準および特殊なロジック回路に影響があったと報告しています。 要するに、コンポーネントが適切な基準で評価されない場合、電子機器の性能と安全性が損なわれます。 製造業者にとってのパフォーマンス上の危険性は、再利用されたチップが既に受けている可能性のある熱と機械的損傷です。安全性の面では、偽造部品がコンプライアンスのレーダーをくぐり抜けることがあります。これは、満たされるべき品質基準を策定するビジネスと規制機関の両方にとって悪夢です。 この問題の規模を理解するために、AS6496基準が2014年8月に作成されましたが、部品がひび割れを通り抜けることがあります。これを認識することで、組織と当局は偽物を捕まえるさまざまな手段を強調することができます。
柔軟な回路設計で避けるべき一般的な間違い 柔軟な回路設計で避けるべきトップ10の一般的な間違い フレキシブル回路の設計は、経験豊富なPCB設計者でさえも難しいと感じる独特の課題を提示します。フレキシブル回路は重量の削減、スペースの節約、複雑な形状への適応能力など、重要な利点を提供しますが、細部に注意を払う必要があります。この投稿では、フレキシブル回路設計でよくある間違いと、それらを避ける戦略について探ります。 1. 曲げ半径の要件を無視する 曲げ半径は、フレキシブル回路設計において重要なパラメータです。これは、 フレキシブル回路を損傷を引き起こさずに曲げることができる最小の半径を指します。この限界を尊重しないと、材料の疲労、亀裂、そして最終的には回路の故障につながる可能性があります。 間違い: 設計者は、スペースの制約やその重要性の理解不足のために、正しい曲げ半径を無視することがあります。この見落としは、限られた回数の曲げ後に故障しやすい設計につながる可能性があります。 回避する方法:問題を避けるためには、材料の厚さ、種類、層数に基づいて適切な曲げ半径を計算し、それに従うことが重要です。一般的なガイドラインとして、フレックス回路の厚さの少なくとも10倍の曲げ半径を維持することが推奨されます。この基準に従うことで、銅のトレースと誘電体材料への不当なストレスを防ぎ、回路の寿命を延ばすことができます。 フレックスPCBにおける静的曲げと動的曲げの詳細を学ぶ 2. 不適切な材料選択 フレキシブル回路設計における 材料の選択は、回路の性能、柔軟性、耐久性に大きな影響を与えます。間違った材料を選択すると、回路の効果が損なわれ、早期に故障する可能性があります。 間違い:よくある間違いは、特定の用途に適しているかどうかを考慮せずに、コストだけに基づいて材料を選択することです。例えば、頻繁に曲げる必要があるアプリケーションで、硬すぎる材料を選択すると、初期コストは抑えられるかもしれませんが、回路の故障につながる可能性があります。 それを避ける方法:材料選択は、アプリケーションの要件によって決定されるべきです。例えば、ポリイミドはその高い熱安定性と柔軟性のために人気がありますが、環境条件や特定の使用ケースに応じて、他の材料の方が適切な場合もあります。さらに、接着層にも注意を払うべきです。これは、回路の全体的な柔軟性と耐久性において重要な役割を果たします。 3. トレースルーティングにおける鋭角 フレキシブル回路のトレースルーティングは、特に回路が頻繁に動かされたり、曲げられたりするアプリケーションでは、機械的信頼性を確保するために慎重な検討が必要です。 間違い:一般的に、硬質PCBのトレースルーティングは鋭角で行われます。これは、曲げられたときにストレス集中の場所を作り出し、トレースに物理的な損傷を引き起こす可能性があります。 それを避ける方法:フレキシブル回路の場合、鋭角ではなく、滑らかで徐々に曲がるカーブでトレースをルーティングすることが望ましいです。鋭い曲がり角はストレスを集中させ、トレースの亀裂や剥離のリスクを高めます。さらに、可能な場合はより広いトレースを使用することで、曲げに対する機械的耐久性が向上します。
PCB設計者のためのコストのかかる遅延を避けるための重要なヒント コストのかかる遅延を避ける:PCBデザイナーのための重要なヒント PCB設計の注文を製造業者に保留されたことによるフラストレーションを経験したことはありますか?これは、特に新しいフレキシブル回路やリジッドフレックス設計において、多くのPCB設計者が直面する一般的な問題です。注文が行われると、スムーズな生産プロセスを期待していたものが、しばしばエンジニアリングに関する質問や明確化が必要であるために予期せぬ保留によってすぐに中断されることがあります。これらの保留は些細な不便ではなく、プロジェクトのタイムラインに重大な遅延をもたらし、スケジュールの乱れ、コストの増加、クライアントやステークホルダーとの関係に負担をかける可能性があります。 PCB製造の遅延は、しばしば予防可能であり、提出されたデータパッケージの問題から生じます。欠落している情報や不完全な情報、矛盾、見落とされた詳細が頻繁に生産を妨げ、保留を引き起こします。これらの一般的なエラーを事前に特定し、対処することで、プロセスを合理化し、PCBプロジェクトの成功率を向上させることができます。 ドキュメント:多くの遅延の根源 新しい設計の60%以上が、製造業者が工具設定とプロセスフローを整えている際に「保留」になることはよくあることです。この割合は、 フレックス回路とリジッドフレックス回路の設計ではさらに高くなることがあります。良いニュースですか?これらの問題のほとんどは予防可能です。注文を提出する前に、ドキュメントパッケージ全体と購入注文の要件を慎重に確認してください。すべてが含まれており、正確であることを再確認してください。 注目すべき主要領域 ドリルチャート:ドリルチャートは、PCBに必要な 特定のサイズ、数量、および穴の位置を概説します。ドリルチャートと提供されたドリルファイルの間の不一致は、プロジェクトが保留にされる最も一般的な理由の一つです。この不一致は、製造図面と実際の設計データが一致していないことを示しており、製造業者がプロセスを停止して説明を求めることを促します。これは、CAM(コンピュータ支援製造)プロセスを最初から遅らせ、不必要にプロジェクトのタイムラインを延長することがあります。 スタックアップ:スタックアップ情報は、PCB内の各層の配置、使用される材料、およびそれらの厚さを詳細に説明します。正確なスタックアップデータは、正しいインピーダンスを達成し、ボードが期待通りに機能することを保証するために不可欠です。 インピーダンス表: インピーダンス制御は高速回路にとって重要であり、インピーダンス表の誤りは、要求された電気的性能を満たさないボードを引き起こす可能性があります。指定されたインピーダンス値が実際の設計と一致していること、および必要な計算がすべて正しいことを確認することが重要です。ここでの不一致は、電気的仕様を満たさない製品につながり、再作業や、さらに悪いことに、完全な再設計を必要とする可能性があります。 PCBの寸法:PCBの全体的な寸法、エッジの許容差、および重要な特徴の位置は、正確に文書化されなければなりません。図面と実際の設計データとの間のいかなる逸脱も、製造中に重大な問題を引き起こす可能性があります。たとえば、寸法が正しくない場合、PCBが意図されたエンクロージャに適切に収まらなかったり、他のコンポーネントと正しく整列しなかったりする可能性があり、これはコストのかかる修正やスクラップボードにつながる可能性があります。 製造図面を提出する前に、すべての注記、寸法、および詳細を徹底的に確認し、最新の設計改訂との正確性と一致を確保してください。データセットが完全であることを確認し、回路層、ドリルファイル、はんだマスク、レジェンド、ネットリスト、アレイ指示、および図面が含まれ、正しい改訂と一致していることを確認してください。一般的な間違いとして、更新された回路層を使用しながら古いドリルファイルを提出することがあり、これは大幅な遅延を引き起こす可能性があります。一貫性と完全性を二重に確認することで、コストのかかる後退を避け、製造プロセスを合理化することができます。 例:NFP内のアニュラーリングとドリルから銅までの距離 特徴のサイズが品質、コスト、および納期に影響を与える一般的な例は、アニュラーリングのサイズとドリルから銅までの距離であり、特に 非機能パッド(NFP)に関連しています。柔軟な材料は硬いものよりも扱いが難しく、内層の登録を維持することがより困難になります。可能な限り、これらの課題に対応するために、フレックス層に大きなアニュラーリングを設計してください。複数の積層サイクルが必要な設計の場合、最初のサイクル後にアニュラーリングを増やすことで信頼性を向上させることができます。 さらに、トレースを配置する際には、非機能パッドを取り除く誘惑に抵抗してください。これらのパッドは、ドリルと導体の間の安全な後退距離として機能します。それらを取り除くと、PCBの信頼性が損なわれ、IPC設計ガイドラインに違反する可能性があります。 非機能パッドを取り除いた場合に何が起こり得るかの例をここに示します: 設計仕様:ドリルから銅まで.008インチ。 許容される接触:.005インチの環状リングがドリルから銅までを.003インチにすることを許可する前にエッチングバック。
Altium Need Help?