クラス最高のインタラクティブ配線

どんなに複雑なプロジェクトでも手動による配線時間を短縮できます。

Filter
Clear
Tags by Type
Software
片面基板の設計の要点 片面基板の設計の要点 プリント基板は電子回路の配線手段として登場し、電子部品と歩調を合わせて進化してきました。 1960年代に入りトランジスタが使われるようになると、真空管時代の空中配線に変えてプリント基板が使われるようになりました。そしてその後 IC・LSI が現れ、その進化に合わせて基板の多層化が進みまました。その結果、現在のデジタル機器では当り前のように多層基板が使われるようになりました。 片面基板はプリント基板の原型であり、今では時代遅れなものに見られがちです。しかしまだ役目を終えた訳ではなく、いたるところで使い続けられています。例えば、回路規模が小さく実装スペースに余裕がある家電製品などでは、さほど実装密度を上げる必要は無く、片面基板で充分な場合があります。そして、なによりも片面基板は安価ですので、今後も需要が途絶えるは無さそうです。 そこで今回は、このシンプルな片面基板を取り上げ、設計上の要点を解説したいと思います。 片面基板の特徴と課題 片面基板では、ただ一つの銅箔面で全ての配線を完結しなくてはなりません。片面基板の設計ではこの事によって生じるさまざまな課題を解決しなくてはなりません。 例えば、片面基板では配線を交差させる事はできません。またプリント基板は電子部品間の端子間を接続し回路を形成するという役割の他に、部品を固定するというもうひとつの役割がありますが、片面基板ではこの事に対する特別な配慮が必要になります。 ストレスに耐えうる強度を得るために 片面基板に於いても、両面基板と同等の精度でエッチングや穴加工を行う事ができます。しかし片面基板でよく使用される紙フェノール基板は、両面基板で使われるガラス基板ほどの強度は無く、熱に対しても敏感です。このため、精細な配線パターンを用いると断線の危険性が高まります。 また、スルーホールが形成されませんので、片面に置かれたパッドだけで部品を保持しなくてはなりません。このため、大きなサイズのパッドを使って、穴加工後の箔残りを十分に確保しなくてはなりません。 配線パターンの幅 両面基板ではピン間3本の線幅基準である、0.14mm幅の配線パターンが当たり前のように使われます。しかし、紙フェノールの基材を使う片面基板では、強度が不十分な上に熱による収縮・膨張によって断線が起こりやすくなります。このため、片面基板ではピン間2本またはピン間1本の線幅基準である、0.2mm~0.3mm程度を最小線幅とします。この最小線幅は、基板のサイズや用途を考慮してケースバーケースで決める事が必要ですが、もし0.2mm以下の線幅で配線する場合には、ガラス基板を用いるのが一般的です。 尤も、実際に片面基板が使用されている例を見てみると、1,27mm程度 のグリッドを使って、0.5mm以上の線幅で配線されている場合が多いようです。 片面基板のパットサイズ 片面基板ではスルーホールが形成されない為、部品を半田面のパッドだけで支えなくてはならず、両面基板よりもパッドサイズを大きくしなくてはなりません。小型の抵抗やコンデンサ、ピン数の多いICなどでも、穴径に対して1.0mm以上大きいサイズのパッドを用いて、穴加工後の箔残りを0.5mm程度確保します。 また重い部品や、バッテリーなどの保守性が求められる部品に対しては、穴径 +
設計を正しく進めるためのBOM管理 Active BOMがあれば、憶測に頼らずにコンポーネントを選択して、最初から正しい設計を進めることができます。 Altium Designer すべての製造段階で作業をスムーズに進めるためのPCB設計ツール コンポーネントに対するフィードバックをもらわないと、作業を開始できないことにうんざりしていませんか?コンポーネントについての誤った情報や古いデータが原因で、予算に響く土壇場の変更が発生することに疲れていませんか?こうした問題に思い当たりがあるのなら、スケジュールに狂いが出ることに大きな不満を抱えていらっしゃることでしょう。回路図にコンポーネントを配置しながら、リアルタイムの部品情報をサプライヤーから直接入手できるとすればどうでしょう?回路図の作成中に、設計で使用するすべてのコンポーネントの詳細リストがあれば便利だと思いませんか? これらはすでに実現しています。PCB設計ツールからコンポーネントの詳細な最新情報を入手できるのは、Altium DesignerのActive BOMがもたらす利点の1つにすぎません。BOM管理では、入手できる必要な情報がソフトウェアでリアルタイムに更新されるため、購買管理、請求管理、製品(開発)管理、製品ライフサイクル管理がはるかに容易になります。 Active BOM: 設計データで機能するもうひとつのポータル Active BOMは、Altium Designerに含まれる最新ツールの1つです。回路図エディタやPCBレイアウト アプリケーションとともに、設計データでポータルとして機能するこのツールでは、コンポーネントの完全な詳細リストを表示して、含まれるデータを設計で直接使用できます。回路図とレイアウトの両方でコンポーネントを横断選択できるため、設計中だけでなく設計の見直しにも大いに役立ちます。 Active BOMでは部品サプライヤーとのクラウド接続を通じて、部品の最新の価格や在庫状況、技術データを入手できます。これらの機能のほかにも、部品表レポートを直接作成することが可能です。こうした部品管理が生産性の向上にいかに役立つかがわかったら、もうActive BOMを手放せなくなるでしょう。 設計システム全体で活用できるActive
複雑な設計で威力を発揮するPCB配線ソフトウェア 古いPCB配線ツールのせいで、作業が遅れたり、設計が脱線したりするようなことがあってはなりません。優れたPCB配線ソフトウェアを活用すれば、正確な設計を予定どおりに完了できます。 Altium Designer 専門家を対象とする、効果的で使いやすい最新のPCB設計ツール。 これまでは、PCB設計の配線作業に長い時間をかけることができましたが、現在の厳しいスケジュールでは、要求に対応できない配線ツールを使って時間を無駄にしている余裕はありません。ツールに邪魔されることなく、最初から正しく配線を進める必要があります。また、レイアウトツールとスムーズに同期する回路設計ツールを使用すれば、これらのツールを連携させるために無駄な時間を割く必要はありません。配線が終わった後は、すべての設計内容をチェックして、製造図を自動的に作成できる完全なツールがあれば、予定より早く仕事を完了できます。足を引っ張られてしまう旧式の配線ツールに依存するのはやめ、必要な機能がすべて揃っているAltium Designerに目を向けてください。 クラス最高のPCB配線ソフトウェア 配線ツールが最大限に機能するためには、強力なプラットフォームを基盤に構築されていなければなりません。Altium Designerはこの要件を満たしています。業界で30年以上にわたって研究を続け、最良のPCB設計ツールの開発に取り組んできたAltiumは、Altium Designerの中核を成す64ビットのマルチスレッド アーキテクチャーを構築しました。これは、搭載されるすべてのツールの基盤となっています。さまざまなインタラクティブ配線や自動配線のツールを思いのままに活用できるため、どんな問題も解消します。 こうしたツールには、Altium Designerのプレミア機能であるActive Routeが含まれます。このユーザー主導の自動配線システムでは、正確な手動のような配線がオートルーターのスピードで完了します。現在の設計作業では、高速設計に伴うルールや制約に対処しなければなりません。Altium DesignerのxSignalsウィザードでは、複雑なトポロジーの配線ルールを作成できます。PCB設計でのトレース配線ツールでは、Altium Designerに勝る製品が見つからないでしょう。 高速設計の要求に対応する配線ツール Altium Designerには、強力なプラットフォームと高度な配線ツールが用意されているほか、必要な高速配線ルールも作成できます。 64ビットのマルチスレッドシステム
TRANSLATE:

銅箔の粗さが信号とインピーダンスに与える影響 TRANSLATE:

銅箔の粗さが信号とインピーダンスに与える影響
工学、特に電気工学と機械工学の歴史は、途中で役立たずになった近似値で溢れています。これらの近似値は一時期はうまく機能し、数十年にわたって技術を大きく前進させました。しかし、どんなモデルにも適用可能な限界があり、典型的なRLCG伝送線モデルや周波数非依存のインピーダンス方程式も例外ではありません。 では、これらの方程式の問題は何でしょうか?上級のPCBエンジニアや製造業者はこれらを頻繁に引用し、それらを福音のように見せかけますが、多くの複雑な技術概念と同様に、これらのモデルや方程式はしばしば十分な文脈なしで伝えられます。ここで物理学が醜い顔を出し、モデルが引き続き適用可能であるためには変更が必要だと告げます。 銅箔の粗さモデリングや関連する伝送線インピーダンスシミュレーションは、標準モデルが信号の振る舞いを正しく扱えない多くの領域のうちの一つです。 銅箔の粗さがインピーダンスと損失にどのように影響するか 伝送線インピーダンスのRLGCモデルを見ると、インピーダンスに寄与する4つのパラメータがあります(すべて標準単位/単位長さで表されます): R:伝送線の直流抵抗で、線の導電率に依存します。 L:伝送線のループインダクタンスで、純粋に線の幾何学的形状の関数として取られます。 C:線の全容量で、これも線の幾何学的形状の関数として取られます。 G:基板の導電率で、特定の周波数での損失角と任意の寄生直流導電率をモデル化することを意味します。 業界の多くの人があなたに教えてくれないことがあります:これらのパラメーターはすべて周波数依存であり、抵抗項を含みます!「ちょっと待って、EE101のクラスでみんなが抵抗は周波数に依存しないと言っていたけど、どういうこと?」と思っているかもしれません。 2014年にさかのぼると思いますが、 IEEE P802.3bj タスクフォースが初めて100 Gb/s Ethernet PHYインターコネクトの因果モデルを受け入れる提案を提示されました。このモデルでは、上記のインダクタンス、容量、抵抗の項が周波数依存性を含むように修正されました。基板の分散を考慮することで容量項は容易に修正されました。では、抵抗とインダクタンスはどうでしょうか?高周波での導体内のスキン効果により、周波数による抵抗の依存性が生じます。 スキン効果は、電流が高周波で振動するときに、導体の表面近くに電流が集中する現象を指します。完全に滑らかな導体では、スキン効果はGHz周波数に達するまでごくわずかです。しかし、銅の粗さが存在する場合、特定の周波数範囲内で損失がかなり大きくなることがあります。スキン効果は線路のインダクタンスも増加させます。全体的な効果は、標準のRLGCモデルで予測される値から線路インピーダンスの変更です。 基板の分散を考慮しない場合でも、 等価回路項の分散は常に理想的なインピーダンスからの逸脱を引き起こします。マイクロ波やミリ波領域に深く入ると、インターコネクトを設計する際に銅の粗さを考慮する必要があります。