PCB配線

ビアの作成のための優れたツールセットクラス最高のパッドとビアのライブラリやドリルペアマネージャーでは、あらゆる種類のビアを定義して保存できます。 Altium Designer 専門家を対象とする、効果的で使いやすい最新のPCB設計ツール。 PCBのレイヤーの接続に使用されるビアでは、途切れのない信号経路の確保が要求されます。最も一般的なビアはPCBのすべてのレイヤーを貫通する円筒状の穴ですが、これはスルーホールと呼ばれます。スルーホールのそれぞれの端にはパッドが含まれます。密度の高い基板でのスペースの節約とシグナルインテグリティーの確保という特殊な用途向けのビアもあります。 PCBでは通常、少なくとも1つの内層と片方または両方の外層を接続するためにビアが使用されます。ブラインドビアは1つの外層と1つ以上の内層を接続し、その終端は内層になります。ベリードビアは内層の信号を接続しますが、外層には到達しません。それぞれの内層のビアの交点で接続が確立され、連続した信号経路が確保されます。コストに応じてこの種類のビアを選択します。 PCBのビアの種類最も一般的なビアはスルーホールビアで、すべてのPCBのうちの99%で使用されています。また、重要な信号に対処するために使用されるビアもあります。ここでは、シグナルインテグリティーを確保するために追加機能が必要になります。この用途で最も利用されているのはブラインドビアです。このビアは基板全体ではなく数レイヤーのみを貫通するので、誘導性が制限されます。そのため、内層の接続で外層からの遮蔽が必要な場合に使用されます。サーマルビアは、サーマルリリーフのパッドでパターンを使って、大量の電力を消費する機器から熱を逃がします。ブラインドビアの開始レイヤーと終了レイヤーの指定 Altium Designerのパッドとビアのテンプレートを使ったカスタムのビアの作成それぞれの種類のビアは、パッド/ビアテンプレートエディターで作成、定義して、設計のローカルパッド＆ビアライブラリに保存できます。このインテリジェントなエディターでは、IPC寸法が認識され、カスタムで作成したビアに名称が割り当てられます。この名称には、それぞれのビアのIPCの定義が含まれます。これが、PCBベンダー機能に関連付けられ、カスタムパッドやビアをユーザーが入手できるようになります。Altium Designerには、ユーザーの要求を予測するエディターが備わっています。これにより、製造に関する適切な制約を維持しながら、カスタマイズされたビアを設計に使用することができます。各ビアの特長に基づいてカスタムのビアを作成し、保存しておきましょう。サーマルビアを使用すれば、デザイン全体で熱を逃がすことができます。 PCBにサーマルビアを追加する方法については、こちらのwebセミナーをご覧ください。ブラインドビアとベリードビアを使用すると、PCBでスペースを節約してコストを削減できます。ブラインドビアとベリードビアの詳細については、こちらをご覧ください。マイクロビアでは、多層PCBで小さなトレースを配線したり、スペースを節約したりできます。 Altium

Thought Leadership インピーダンス配線をコントロールするためのプリプレグとコア使用の比較適切な層の材料で、インピーダンスをコントロールした設計をしていますか ? PCB設計のより細かい点について最初に学び始めたとき、コアは特殊な材料であるという印象を受けました。これは必ずしも真実ではありません。設計者には、要求に最も適したコア/プリプレグの配置を選択する自由があります。インピーダンス配線の制御に関して言えば、特に高周波数では、分離絶縁体としてコア層とプリプレグ層のいずれを使用するかが重要な問題になります。それでは、どちらの層がインピーダンス配線のコントロールに最適なのでしょうか? 基板のインピーダンスをより細かく制御するには、ガラス繊維の影響を考えるに先立ち、より高い、比誘電率の均一性が必要です。また、製造後の基板の比誘電率の一貫性と予測可能性も高い必要があります。ここでは、プリプレグ層とコア層の位置を決定する際に、レイヤー構成に適した材料をどこで慎重に購入する必要があるかを説明します。プリプレグvsコアにおけるインピーダンスコントロールコアは、厚くて硬いガラス繊維の層で、通常は層数の少ない基板の中央に配置されます。私が見た限りでは、「コア」という語を使用すると、新人設計者は文字どおり、「あらゆる設計は、基板の中心にコアがあり、その周りに他の層が組み込まれているに違いない」と受け止めます。私は、特に層数が増加するにつれて、これは必要条件ではないことを後から学びました。実際には、コアとプリプレグの層が交互にあり、中央の層は必ずしもコア層ではありません。重要なのは、コア層が配置されている場所に関係なく、レイヤー構成は対称であるという点です。プリプレグは、製造の時点では完全には硬化していない材料で、コア層間の接着剤を形成します。最近かかわった、板厚が標準的な1.57mmの基板を扱ったプロジェクトでは、外層にRogersのコア、内層にFR4プリプレグ/コアを使用しましたが、このタイプのハイブリッド多層板 (FR4にPTFEを積層) はよく使用されます。材料によってコストが異なるので、コストは結果を左右する要因です。したがって、低損失の積層板は、一般に高速/高周波信号を伝送する層のために予約されています。通常、比誘電率と厚さの両方に関して、コア層はプリプレグ層よりも高い再現性を持っています。これは、コア材料がすでに銅箔と結合されているからです。これに対し、プリプレグの製造業者は原材料の比誘電率の範囲しか指定できず、アセンブリ後の比誘電率を指定していません。そのような状況が、相互接続上の信号によって参照される実効比誘電率を決定します。特殊な低損失プリプレグ積層板の中には、比誘電率が非常に幅広いバリエーション (50%以上) を持つものがあります。シングルPly CoreかダブルPly Coreか? ガラス繊維の織り方が異なるコア材料の中には、比誘電率が大きく異なるものがあります。これは、特定のコア材料がシングルplyかダブルplyかによっても異なります。106コアと106/1080コアが完璧な例です。これらの材料の比誘電率は約10%変動しますが、既存のデザインを使って、シングルply coreとダブルply

多層PCBにおける直交トレース配線の長所と短所直交トレースルーティングの使用を制限する要因は何ですか？ほとんどの設計の質問と同様に、それは信号速度、スタックアップ、そしてPCBレイアウト内の配置に依存します。専門家であるZachariah Petersonによる最新のPCB設計ブログを読んで、さらに詳しく学びましょう。

Thought Leadership 高速信号のための遅延調整：知っておくべきこと PCBにおける長さが一致したラインオシロスコープで2つの信号の読み取りを見ると、信号トレース間の長さ/タイミングの不一致が下流のゲートを不適切にトリガーすることがどのようにして起こるかがわかります。マスタークロック信号の伝達時間と、異なるコンピュータインターフェースで送受信されるデータの往復時間を見ると、状況はさらに悪化します。SDRAMは、スレーブデバイスにクロックを配置し、取得したデータと一緒にクロック信号を送信することで、この問題をうまく解決しています。一方、他のインターフェース（USB 3.0、SATAなど）は、データから直接クロック信号を抽出します。私たちの残りの部分にとって、複数の並列インターコネクト、差動ペア内のトレース、そしてクロック信号の間での遅延調整は、データが正しい場所に正しいタイミングで到着することを保証します。長さ調整スキームを適用するには、単なる長さではなく、異なる信号/インターフェース標準での信号遅延時間を扱う必要があります。遅延調整の設計と信号を同期させるために知っておくべきことはこちらです。遅延調整対長さ調整長さ調整と遅延調整は基本的に同じ考え方を指します。目標は、一致したネット群内の信号トレースの長さを同じ値に設定することです。この考え方の目的は、すべての信号がある制約されたタイミングの不一致内で到着するようにすることです。一致したグループ内で二つの信号トレースが不一致の場合、通常の方法は、より短い信号トレースにいくつかの迂回を追加することによって遅延を追加し、信号を同期させることです。トロンボーン、ノコギリ波、アコーディオンの迂回は、トレースに遅延を追加する典型的な方法です。クロック信号と複数の信号線の間、差動ペア内、またはクロック線がない複数の差動ペア間で遅延調整を適用する場合でも、信号の特定のタイミング許容範囲を知る必要があります。SerDesチャネルの差動ペア受信機とコンポーネントでは、各信号間で許容される長さの不一致を決定する制限要因は、信号の立ち上がり時間とインターコネクト内の伝播遅延です。異なるデータレートで動作し、異なる信号規格を使用するインターフェースは、異なる許容される長さまたはタイミングの不一致を指定します。これらの不一致値は通常、FR4上で作業していると仮定していますが、異なる誘電率定数を持つ基板上でのより専門的な設計は、異なる長さマッチングの制約を伴います。ボードのI/Oチャネルを計画する際には、ボードの許容される長さの不一致値を調べ、この許容される不一致をタイミングの不一致に変換する必要があります（下記の方程式を参照）。タイミングの不一致を扱うタイミングの不一致を長さの不一致の代わりに扱うことは、遅延調整の中心的な考え方です。長さの不一致のみを考慮するPCB設計ソフトウェアを使用している場合は、特定の基板に対して正しい長さの不一致を計算する必要があります。長さの不一致は、特定の基板での信号速度（単位：in./ps）にタイミングの不一致を乗じたものに等しいです：信号速度の方程式（単位：in./ps）一般に、誘電率が大きい基板は信号速度が低下し、これにより2つの信号間の許容される長さの不一致が増加します。同様に、標準コンポーネントを過剰に駆動している場合、立ち上がり時間が短くなり（スルーレートが高くなり）、タイミングに対する制約も厳しくなります。一次近似として、信号の立ち上がり時間を半分にすると、許容されるタイミング制約も半分に切り下げるべきです。許容される不一致は、通常、立ち上がり時間ではなく、クロック周期の許容誤差の観点で定義されます。与えられたクロック周期において、許容される長さの不一致は信号速度に反比例します。誘電率（例えば、FR4）を仮定して引用される長さの不一致がある場合、特定の基板材料の信号速度を使用して長さの不一致を変換する必要があります。差動ペアにおける位相の不一致「位相ミスマッチ」という用語は、長さ調整や遅延調整と同じ文脈で使われることがありますが、差動ペアを扱う際に重要な影響を及ぼします。差動ペアのルーティングでは、異なるペアが変則的に配置されたビアを通過する必要がある場合など、ペアの各端が非結合状態になる短い領域が生じることがあります。これは、ペア全体の長さが不一致であることに加えて、一致させる必要がある複数のペアがある場合もあります。