Altium Designerが実現する高度なHDI設計

Zachariah Peterson
|  投稿日 November 9, 2020

RCC、RRCF、リキッド/ドライフィルム絶縁体、spread-glassプリプレグなど、従来の多層設計では使用されていなかった新しい多数の材料がHDIの領域に登場しています。本章では、Altium Designer 19でこれらの材料を活用する方法をご紹介します。

ビアの構造の定義

高密度相互接続(HDI)を大きく特徴付けけるのは、ブラインドビアとベリードビアの構造でしょう。マイクロビアのほか、縦横比が1.0未満の薄い材料がブラインドビアとともに使用されるようになっています。第2章で取り上げたように、RCC、RRCF、リキッド/ドライフィルム絶縁体、spread-glassプリプレグなど、従来の多層設計では使用されていなかった新しい多数の材料がHDIの領域に登場しています。本章では、Altium Designer 19における下記の要素についてご紹介します。

  • HDIスタックアップの定義
  • 分布容量
  • マイクロビアの構造の定義
  • スタッガード ブラインドビア
  • スキップ ブラインドビア
  • スタック ブラインドビア
  • 機械で穴を開けたブラインドビア
  • BGAブレークアウト
  • チャンネルとブールバード
  • HDIレイヤーペアでの配線

スクリーンショット: Altium Designerでのスタックアップの定義

図1. 容易なスタックアップの定義

 

HDIスタックアップ

Altium Designerのライブラリには、いくつかの標準的な材料が用意されています。本ガイドブックの第2章で取り上げられているHDIの材料は個別に追加する必要がありますが、これはメインメニューで [Tools] >> [Material Library] を選択して、レイヤースタック マネージャーに移動するだけで簡単に完了します。図1のように、こうした材料はHDIスタックアップで使用できます。

分布容量

電源分配ネットワーク(PDN)用に分布容量を確保するための特殊な材料があります。こうした「分布容量」はあまり出回っていないと考えている方は大勢いますが、実際にはかなり多くあります。これは、電源とGNDの間の絶縁体が0.000127mm(0.005インチ)以下の場合、PDNで高周波ノイズを減衰させるのに適した静電容量が確保されるためです。当然ながら、絶縁体が薄くなれば誘電率が高くなり、その効果も大きくなります(表1)。これらの絶縁体としては、銅張積層板(CCL)、ポリイミドフィルム(フィルム)、プリプレグ、樹脂付きフィルム(RCF)などが挙げられます。

スクリーンショット: CCL、ポリイミドフィルム、プリプレグ、RCFに適したPCB絶縁体

表1: PDNの分散絶縁体としての使用に適した32の標準PCB絶縁体(CCL、ポリイミドフィルム、プリプレグ、RCF)

マイクロビアの構造の定義

Altium Designerでは、マイクロビアを簡単に利用できます。このビア(HDI)について困難なのは、図2にあるようにさまざまな構造から適切なものを選択することです。こうした構造は、HDIの設計規格であるIPC-2226(タイプ1~タイプ7)で定義されています。図3にあるように、Altium Designerはこれらすべての構造に対応しています。

スクリーンショット: 3つのマイクロビア(HDI)の構造

図2. マイクロビア(HDI)の3つの構造 a: スタッガード マイクロビアとベリードビア、b: ベリードビアからオフセットされたスタック マイクロビア、c: その密度のために携帯電話に広く使用されているスタックビア(ELIC)

スクリーンショット: さまざまなレイヤーでのHDIビアの定義

図3. さまざまなHDIビアがレイヤーに割り当てられている定義画面。プロパティで直径を定義します。

Altium Designerの画面では、寸法に合わせて拡大縮小されませんが、Layer Stack Visualizationでは、その構造を確認できます。

スタッガード ブラインドビア

最も一般的なのは、片面、または両面に使用されるスルーホールのスタッガード マイクロビアで、コストも一番低く抑えられます。図4は、スタッガード、スキップ、ベリードなど、Altium Designerで使用できるマイクロビアの構造を示しています。HDIビアはデフォルトで中央に配置されますが、隣接する位置に移動したり、埋め込んだりすることも可能です(第4章の図8と10をご覧ください)。

スクリーンショット: 一度に1つのレイヤーで使用されるスタッガードビア

図4. 一度に1つのレイヤーのみ使用されるスタッガードビア

図5.IPC-2226に準拠したクランク軸型のスタッガードビア。このスタッガード マイクロビア間の距離は、挿入(同じ位置)から隣接位置、完全なドッグボーンまでさまざま。

複数のスタッガード マイクロビアを使って内層を接続する際は、クランク軸型のようにビアを回転させて、熱サイクルでのバイアス効果を最小限にすることをおすすめします。これらのビアは加熱によって膨張し、近くにある他のビアに影響を及ぼします(図6を参照)。複数のHDIビルドアップが見込まれる場合は、必ずPCBの製造業者に材料とプロセスの適合性についてお問い合わせください。

スクリーンショット: クランク軸型のスタッガードビア

図5.「クランク軸型」のスタッガードビア

スクリーンショット: ベリードビアに接続された6つのビルドアップ

図6. ベリードビアに接続された複数のビルドアップHDIレイヤー

スキップ ブラインドビア

スキップ マイクロビアは、次のレイヤーを「スキップ」するために使用される特殊なビアです(図7)。このビアはマイクロビアの中で最も長いものになる場合があるため、製造業者が対応できるかどうかを確認しておくことが重要です。多くの製造業者はこのビアに対処できないため、前もって問い合わせておきましょう。ブラインドビアについては、縦横比を0.70:1.0や0.65:1.0まで下げられるため、表面や対象のパッドサイズを拡大できます。

スクリーンショット: 2つの絶縁体間のスキップ マイクロビア(別のビルドアップレイヤーが不要な場合)

図7. 2つの絶縁体(レイヤー1からレイヤー3)の間で使用されているスキップ マイクロビア(別のビルドアップ レイヤーが不要な場合)

スタックビア

スタック マイクロビアは基板の面積を最も使わないものの、製造がはるかに難しくなります。これは、トップ層のマイクロビアの対象ランドに接続先となる固体金属表面が必要になることが原因です。この処理には、導電材を使ってマイクロビアをメッキする(VIPPO)か、マイクロビアの内部を固体銅メッキできる「super-fill銅メッキ」を使用して、マイクロビアを充填する必要があります。この構造については、図8をご覧ください。

現時点では、比較的大きなドリル ベリードビアにスタック マイクロビアを積み重ねないほうがよいでしょう。この方法には信頼性に関する懸念が発生しているため、必要に応じてPCBの製造業者に事前にお問い合わせください。また、2018年5月に発行されたIPCのホワイトペーパー『Performance-Based Printed Board OEM Acceptance-Via Chain Continuity Reflow Test: The Hidden Reliability Threat-Weak Microvia Interface-IPC-WP-023』も参考になります。

スクリーンショット: トップ層のランディング パッドに固体金属表面が施されたスタック マイクロビア。下位のマイクロビアには、充填とメッキのためにレーザーで生成される空洞がある。

図8. スタック マイクロビアでは、トップ層のマイクロビアの ‘landing pad’ に固体金属表面が必要。下位のマイクロビアには、レーザーで生成した空洞を充填してメッキする必要があります。

機械で穴を開けたブラインドビア

マイクロビアについては、表面から機械で穴を開けることも可能です。通常、これらのビアではレーザー マイクロビアよりも直径が大きくなります。また、ドリルには円錐形のチップがあって不安定になる場合があるうえにかなり脆弱なため、レイヤーの間隔の設定に特別な要件が伴うことがあります。

これは、連続してラミネート加工される薄い両面メッキの材料にも当てはまり(図9)、Altium Designerではプロパティ(マイクロビアではない)、またはバックドリルのプロパティのいずれかとして使用できます。

スクリーンショット: 「バックドリル」として、または [Properties] の [microvia] ボックスのチェックを外して扱うことができるマシンドリルのブラインドビア

図9. 機械で穴を開けたブラインドビアは、「バックドリル」として、または [Properties] の [microvia] ボックスのチェックを外して扱うことができる。

BGAブレークアウト

ファインピッチBGAは、パッド内のマイクロビア、またはSMTパッドのみに接続するマイクロビアを使用する際のファンアウトです。0.1mmまたは0.075mmのトレースで配線する場合のビアの間隔は、表2に示されるとおりです。図10では、さまざまなファインピッチBGAのブレークアウト配線について確認できます。

図10では、0.5mmピッチと0.4mmピッチの場合に、ビア穴がランドの中央に配置されていないことがわかります。これについては、内層の配線の間隔を少なくとも0.075mmにする必要があります。以下の表では、0.5mmピッチのBGA、0.25mmのSMTランド、0.22mmの内層パッドを確認できます。ファインピッチBGAのデザインルールを選択する際は、対応可能な配列と許容差について製造業者に必ず確認するようにしましょう。

スクリーンショット: BGAファインピッチ、SMTランド、ビア直径、トレース幅、トレース間隔に関するデザインルール

表2: 0.65mm/0.5mm/0.4mmのBGAファインピッチ、SMTランド、ビア直径、トレース幅、トレース間隔に関するデザインルール

マイクロビアはサイズがかなり小さいため、BGAの従来のN-S-E-Wドッグボーン ブレークアウトのほかに、さらに2つのBGAブレークアウトを利用できます。これらの方法では、配線密度を大幅に高めながら、レイヤー数を減らすことができます(チャンネルとスイングビアの配置)。

スクリーンショット: BGAファインピッチ、SMTランド、ビア直径、トレース幅、トレース間隔に関するデザインルール

図10. 0.65mm/0.5mm/0.4mmのBGAファインピッチ、SMTランド、ビア直径、トレース幅、トレース間隔に関するデザインルール

チャンネル

BGAの信号エスケープが合計で400ピンを超え始めたら、ブレークアウトの周囲にではなく、BGAを交差する列としてマイクロビアを配置したほうがよいでしょう(図10をご覧ください)。これによって内層と基板の反対側に「チャンネル」が形成され、BGAの内部信号に到達できるようになるため、ブレークアウトに必要なレイヤーが減ります。

図11のBGAは1,153ピン(34x34)、BGA(1.0mmピッチ)で、各レイヤーで132の配線(ビア間に1つのトレース)とチャンネルで20の配線(5つのトレース)が可能です。つまり、このBGAを残りの回路と接続するには、8つのレイヤー(および、5つのプレーン層)が必要になります。

配線チャンネルをさらに作成すると、レイヤーごとに接続されるトレースが増え、レイヤーの総数が減ります。チャンネル配線ではブラインド マイクロビアを使用して、BGAのファンアウトパターンで最大4つの十字型、L字型、または斜めのチャンネルを追加できます。新しいチャンネルでは、レイヤーごとに最大48(8x6)の接続を追加できます。また、2つの配線レイヤーと2つのプレーン層は除外できます。

図12に示されているとおり、GNDと電源のピンのBGAレイアウトに応じて、チャンネルは十字型、L字型、または斜めになります。

スクリーンショット: チャンネルを形成して内部信号をエスケープさせるためのBGAでのマイクロビアの配置

図11. チャンネルを形成して内部信号をエスケープさせるためのBGAでのマイクロビアの配置

スクリーンショット: 大型のBGAのブレークアウトを有効にするために、マイクロビアによって形成される配線チャンネル

図12. 大型のBGAのブレークアウトを容易にするために、マイクロビアによって形成される配線チャンネルは、十字型、L字型、または斜めになる

ブールバード用のスイング ブレークアウト

スイングビアとは、2つのコンポーネント(部品)パッド間でファンアウトされる一組のビアであり、その間にある配線導体が使用できる領域を最適化するためのものです。N-S-E-Wドッグボーンの単一のブレークアウト ビアではなく、それより小さなマイクロビアを使用することで、2つの隣接するブレークアウト ビアのためのスペースを確保できます(図13をご覧ください)。

マイクロビア パッドはTHパッドよりもはるかに小さく、0.65mmピッチまでの表面GNDも収まります(図13をご覧ください)。

スクリーンショット: 表面GDNフィルを含む、0.8mm BGAの「スイング ブレークアウト」

図13. 表面GNDフィルを含む、0.8mm BGAの「スイング ブレークアウト」

「スイングビア」の間隔と角度の計算には、次の6つの要素に基づく配置を使用します。

  • BGAのピッチ
  • BGA SMTのランドサイズ
  • マイクロビアのパッドサイズ
  • ブレークアウト マイクロビア間の最小距離
  • マイクロビアが直線か、スタッガードか、BGAランドに隣接しているか(マイクロビアまでの距離)
  • スキップ マイクロビアが使用されている(L1~L3)場合は、通常のマイクロビア(L1~L2)または両方

図14に示されるように、XとYの距離を選択すると、アークタンジェントによってマイクロビア間の距離と配置の角度が算出されます。使用できる三角法の式は、MS Excelに一覧化されています。

HDIレイヤーでの配線

HDIで密度の高い配線を行う際のポイントは、表面の配線層をXとYのレイヤーペアにすることです。また、参照GNDプレーンをGNDフラッドとして表面に移動するのも実用的でしょう。小さなHDIの配置とプレーンのキープアウトは、内層プレーンの機械によるドリルのアンチパッドよりも小さくなります。

スクリーンショット: 三角法によるビアの間隔とスイングの角度の算出

図14. 三角法によるビアの間隔とスイングの角度の算出

レイヤーペア

図15にあるように、水平信号と垂直信号を小さなマイクロビア、スキップ マイクロビア、または小さなドリルビアで接続すると、密度を高くすることができます。

スクリーンショット: ドリルビアではなくマイクロビアをクロスオーバーとして使って、X-Y間の配線を可能にする3つのスタックアップ

図15. ドリルビアではなくマイクロビアをクロスオーバーとして使って、X-Y間の配線を可能にする3つのスタックアップ

 

リターンパス

高速信号では回路のリターンパスが最小インダクタンスのパスとなるため、リファレンスプレーンで送信信号をたどることになります。ファインピッチとHDIの「小型」という性質により、最も外側のGDNプレーンが表面となり、GNDフラッドとして使用できます(画像13)。リターンパスでGDNフラッドを継続させると、ノイズが発生することを覚えておきましょう。また、リターン電流でビアを使用する場合は、リターンプレーンを切り替えます。

筆者について

筆者について

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

最新の記事

Altium Designerのベストプラクティス(パート2) - AltiumLive 2022 このセッションでは、ネットクラスやルールを使って設計意図を伝えるために回路図を使用する際のベストプラクティスをご紹介します。また、部品、ルール、ネットに優先順位とクラスを使用して、複雑な設計ルールを構築する方法も学習していきます。 ハイライト: 設計プロセスにおけるActiveBOM文書の活用 設計要件を理解 トランスクリプト: デビッド・ハバウド: 始めましょう。皆さん、ようこそ。デビッド・ハバウドです。Altiumでプロダクト・マーケティング・エンジニアをしています。本日は、Altium Designerのベストプラクティスをご紹介します。このプレゼンテーションは、「ベストプラクティス」に関する講演の第2部です。ですから、新規ユーザーの方や、ルール作成や情報提供の基礎から学びたい方は、先に「ベストプラクティス パート1」をまずご覧になることをお勧めします。 そこで今日はまず、PCBについて話す前に、回路図側からルールを定義することである「回路図ディレクティブ」について説明します。その後、PCBに話題を移した後は、複雑なルールの構築、ルールの複雑なスコープを作成するためのクエリ言語などの使用、優先順位付けがある場合の作業、違反に対する調和の構築、違反の対処方法などについてご説明します。 そこからは、設計レビューについても少しお話します。さまざまなステークホルダーがいる場合に、プロセスを少しでもスムーズにするためにできることがあります。このセクションでは、Altium 365でプロジェクトの作業をしながら説明します。プロジェクトはワークスペースでホストされます。そこから、出力ファイルの生成におすすめのファイルを紹介していきます。そして、これらの出力ファイルを手に入れたら、Altium 365ワークスペースのウェブインターフェースでもう一度確認し、すべての情報を製造業者に直接提供する方法について説明していきます。 それでは始めましょう。設計プロセスを開始する際に最初にすべきことは、設計要件を深く理解することです。新しい設計に取り組む際、要件を明確にするときに直面するいくつかの課題があります。 まず、一般的な要件を明確にしたら、それらがどのように相互作用するかを理解しなければなりません。例えば、エッジコネクタの場合、筐体の中にうまく収まるように、適切なクリアランスを確保する必要があります。また、ルールを明確にした後、違反が発生した場合、その違反を解決したり、必要に応じて免除したり、文書化したりすることは、非常に困難なことです。 ここで、検証が重要になってきます。これは、製造プロセスに移る前に、確実に設計意図を伝え、正確に処理されるようにするために、ルールを検証することです。そこで、これらの要件を満たしていることを関係者に証明するための文書を作成します。 そこで、設計要件について、3点ばかり重要なことをお伝えします。1つ目は同期です。設計はすべて2つの要素で構成されています。論理的な要件を明確にする回路図。コネクティビティはこの一例です。さまざまなネットクラスで差動ペアを定義します。このプレゼンテーションでは、ここに焦点を置きます。 もう1つは、PCB。定義した要件やルールが、実際のアプリケーションに反映されることになります。これらは、先程述べたように、筐体の適切なクリアランスや、インピーダンスプロファイルの適切な幅などが定義されていることが非常に重要です。 これらを明確にし、これらの要件が回路図かPCBか、どちらに影響を及ぼすかを把握したら、要件をルールにまとめるという次のステップに進みます。ここでは、部品のクリアランスなど、要求を分類する必要があります。その後、範囲を明確にします。範囲が適切に設定されていないルールを作成すると、意図したレベルの検証ができなくなるため、範囲設定は非常に重要です。そこで、同様に重要なのが優先順位付け。ルールには階層があります。これについても説明していきます。そして、設計要件を明確にする中で、次に取り組まなければならないのが、相反する範囲の削減です。 そこで、まずは「同期」について説明します。先に述べたように、設計プロセスにはいくつかの側面があります。私たちは、設計プロセスのすべての領域に適用される要件、対応するルールを作成します。先程お話ししたように、ルールの中でも、今日は、回路図ディレクティブに焦点を当ててお話ししていきます。回路図の選択肢としては、「差動ペア」「No ビデオを見る
ホームに戻る