Skip to main content
Mobile menu
PCB設計
Altium Designer
世界中の設計者に支持される回路・基板設計ソフトウェア
CircuitStudio
エントリーレベルでプロ仕様のPCB設計ツール
CircuitMaker
個人、オープンソース、非営利団体のための無料PCB設計ツール
Altiumに乗り換える理由
他のPCB設計ツールからAltiumに乗り換える理由と方法を確認する
ソリューション
Altium Enterprise ソリューション
デジタルトランスフォメーションへの 最終ステップ
電子部品プラットフォーム
世界中の技術者が利用するOctopart
Altium 365
リソース&サポート
製品情報
無償評価版
ダウンロード
拡張機能
リソース&サポート
Renesas / Altium CEO Letter To Customers
全てのリソース
サポートセンター
マニュアル
Webセミナー
コミュニティ
フォーラム
バグの報告
アイディア
教育
専門家育成トレーニング 資格取得プログラム
Professional Training Courses & Certificates
Training Previews
On-Demand
Instructor-Led Trainings
大学・高専
Education Programs
Educator Center
Student Lab
Altium Education Curriculum
オンラインストア
Search Open
Search
Search Close
サインイン
PCB配線
Main Japanese menu
ホーム
PCB設計
PCB設計コラボレーション
コンポーネント管理
設計データ管理
製造出力
ECAD-MCAD共同設計
高密度配線(HDI)設計
高速設計
マルチボード設計
PCBレイアウト
PCB配線
PCBサプライチェーン
パワーインテグリティ
RF設計(高周波回路)
リジッドフレキシブル基板設計
回路設計
シグナルインテグリティ
シミュレーション/解析
ソフトウェアプログラム
Altium 365
Altium Designer
PDN Analyzer
リソース
エンジニアリングニュース
ガイドブック
ニュースレター
ポッドキャスト
Webセミナー
ホワイトペーパー
無料トライアル
クラス最高のインタラクティブ配線
どんなに複雑なプロジェクトでも手動による配線時間を短縮できます。
ソリューションを探す
PCB配線
Overview
All Content
ウェビナー
Filter
0 Selected
Content Type
0 Selected
全て
Software
0 Selected
全て
Clear
×
Clear
0 Selected
Content Type
全て
9
ビデオ
7
ウェビナー
1
ホワイトペーパー
1
0 Selected
Software
全て
12
Altium Designer
12
Non-Altium Products
1
Thought Leadership
ロジックゲートの伝搬遅延を最小限に抑える:パルス列を同期させる
アナログ時計を使用している場合、夏時間は個人的な生活や職業生活に大きな混乱をもたらすことがあります。起きたときにスケジュールが1時間狂っていることに気づかないこともあります。誰もが夏時間の犠牲になったことを認めたくないものですが、これが起こると、スケジュールを再同期させなければなりません。 時計と電子部品を同期させることは、高速PCB設計において重要です。バストレースルーティング、高性能DDRメモリ、一般的な高速回路などのアプリケーションでは、信号とクロックパルスの正確なタイミングが必要です。xorゲートやNANDゲートなどのロジックゲートの伝搬遅延は、データを破損させ、重要なコンポーネントをシステムクロックと同期させることができなくなります。さらに、セットアップ時間とホールド時間は、クロックと信号のトレースを正確にルーティングすることを要求します。ゲート遅延などで供給電圧が停止すると、任意の集積回路が問題を経験する可能性があります。しかし、デジタル電子機器における伝搬遅延とは何でしょうか? セットアップ時間とホールド時間 ロジックゲートにおける伝搬遅延は、通常、ロジックゲートの立ち上がり時間または立ち下がり時間を指します。これは、入力状態の変化に基づいてロジックゲートが出力状態を変更するまでの時間です。これは、ロジックゲートに固有のキャパシタンスによって発生します。過去には、クロックやデータ伝送速度が遅かったため、伝搬遅延はデジタル回路において主要な問題を引き起こすことは通常ありませんでした。なぜなら、立ち上がり時間や立ち下がり時間が比較的速かったからです。 しかし、現在の状況はそれほど便利ではありません。 高速回路では、クロック周波数がデジタル電子機器の伝搬遅延と同等になることがあります。その結果、システム内を移動するデータがクロックと同期していない可能性があります。例えば、ロジックゲートの伝搬遅延によって、デバイスに深刻な影響を及ぼすことがあります。この不一致のために、コンポーネントが設計通りに動作しないことがあります。ロジックゲートの伝搬遅延、または回路内の他の任意のタイプの伝搬遅延は、データ集約型アプリケーションでデータ破損を引き起こすこともあります。 例として、次のクロックパルスでトグルするように設定された立ち上がりエッジフリップフロップを考えてみましょう。クロックパルスの立ち上がりエッジが到着すると、出力状態はトグルし始めます。しかし、出力状態は即座に切り替わりません。代わりに、出力状態が0から1へ、またはその逆へ上昇するのには時間がかかります。これは、フリップフロップの下流にある出力パルスとクロックパルスが同期していない可能性があることを意味します。 伝搬遅延はオシロスコープで測定できます 伝搬遅延の補償 明らかに、デジタルシステムでクロック信号を速めることはできませんし、PCBの異なる部分でクロックパルスを選択的に速めることもできません。しかし、トレースの長さを調整することで、デバイス内の異なる信号の到着を遅らせることができます。小さな延長を加えることで、パルスをわずかに遅らせ、信号を再び同期させることができます。クロックトレースをわずかに遅らせることで、ICが適切な状態に落ち着く時間を与え、それでも同期を保つことができます。 適切な補償には、PCB内の異なるコンポーネント間の クロックスキューを計算することも必要です。ほとんどの場合、PCBはグローバルクロックによって動作し、それが直接異なるコンポーネントに供給されます。トレースが異なるコンポーネントに分岐する方法によって、クロックスキューが蓄積され、クロックと信号パルスを同期させるためにより大きなセットアップ時間とホールド時間が必要になることがあります。 信号が次のクロックパルス前に完全レベルに達するのに十分な時間を与える方法の一つは、PCBの特定のポイントでクロックトレースを迂回させることです。蛇行迂回はクロックパルスにちょうど良い遅延を与えることができます。差動トレースは一緒に迂回させ、密接な結合を維持する必要があります。 デバイスに必要なトレースを提供する では、どのトレースを迂回させるべきか、どうやって選ぶのでしょうか?補償は各ネットのトレースに適用されるべきです。まず、ネット内で最も長い信号トレースの長さを探し、残りのトレースがすべてのトレースを通じて信号が同期されるように迂回させます。最後に、このネットのコンポーネントに接続するクロックトレースの長さを調整します。ICが完全電圧に達するのに十分な時間だけクロックパルスを遅延させます。 ライン遅延と立ち上がり/立ち下がり時間 デジタル電子回路において、線路遅延と伝搬遅延は時々、同じ意味で使われることがあります。線路遅延は伝搬遅延と重要な関係があり、特定の条件下では信号伝送の問題を引き起こすことがあります。具体的には、出力信号の立ち上がり時間または立ち下がり時間を出力トレース上の線路遅延と比較する必要があります。トレースの長さが長い場合、出力信号は移動するパルスとして動き、インピーダンスの不一致で反射されることがあります。 特定の条件下では、信号トレースを伝送線として扱う必要があります。業界の経験則の一つに、PCBトレースの片道線路遅延が信号の立ち上がり/立ち下がり時間(どちらのエッジが速いか)の半分以上に等しいかそれ以上の場合、ロジックICからの出力信号トレースを終端することがあります。 これは、回路の信号トレースが十分に短い限り、インピーダンスの不一致があっても問題ないことを意味します。トレースが短い場合、信号はその完全な電圧レベルまで上昇し、出力電圧はトレース全体に適用されます。移動するパルスではなく、信号は二点間の一時的な定電圧として存在し、信号の反射はありません。 優れたPCBレイアウトソフトウェアである
Thought Leadership
ビア・イン・パッドめっきオーバーテクノロジーで、部品とトレースの高密度を向上させましょう
私のアパートにあるサブウーファー付きの素晴らしい4スピーカーステレオシステムは、隣人たちに愛されることが多いです。このシステムで音楽を聴くのは楽しいのですが、スピーカーの後ろに隠れているオーディオコードの乱雑さだけが嫌いです。最後にシステムの後ろを掃除しようとした時、オーディオコードをほとんど引き裂きそうになりました。オーディオコードの高密度をHDプリント基板上でのトレースのルーティングほど簡単にできたらいいのに。 ブラインドビアとバリードビアは、多層基板において重要です。これらは、設計者が層間で電気接続をルーティングすることを可能にします。これは、細かいピッチのSMTコンポーネントや、必要な接続を作るために高密度のトレースが必要なBGAパッドと特に重要です。ビアインパッド技術は、パッドとビアの間に短いトレースをルーティングする必要がないため、基板スペースを節約する効率的な方法です。 ビアインパッドデザインを使用するタイミング デザイナーの中には、 ビア・イン・パッド設計を避けるべきだと言う人もいます。しかし実際には、パッド内ビアは、他のビア構造と同様に、特定の状況で有用なツールです。ビアの周囲の金属パッドは熱を放散し、回路基板の熱パッド管理に役立ちます。また、パッドは受動部品のSMTやICとの接続を可能にし、近くのビア穴はより深い層への配線を可能にし、部品密度を高く保つのに役立ちます。 接続密度を高め、下層での配線を可能にするだけでなく、Altiumのビア・イン・パッド設計は接続時のインダクタンスも減少させます。ビア・イン・パッド設計は通常、細ピッチBGAに使用され、通常の ドッグボーン型ファンアウトよりもいくつかの利点を提供します。ビア・イン・パッド設計によるスペースの節約は、デザイナーが層数を減らすのにも役立ちます。 VIPPO Via-in-pad plated over (VIPPO) デザインは、小さな断面のインパッドビアにはんだマスクとはんだ付けを可能にする技術の一つです。VIPPOデザインでは、ビアを硬化エポキシ材料で塞ぐことができます。まず、標準的なめっきプロセスを使用してビアの内側をコーティングします。銅めっきとエポキシ充填の後、充填された穴は銅パッドでキャップされます。その後、電子部品を直接VIPPOパッドにはんだ付けすることができます。 Via-in-padとVIPPOは時々同じ意味で使われます。直接はんだ付けに使用されるVia-in-padデザインは、VIPPOと同様にビアホールを通じたウィッキングを防ぐためにエポキシで充填されるべきです。ビアを塞ぐために使用されるエポキシは、導電性のものと非導電性のもののどちらかです。 細ピッチBGA 導電性エポキシは、その高い熱伝導率により、 熱管理の面で利点があります。VIPPOは接続点で銅パッドを使用しているため、その高い熱伝導率により、回路基板の熱管理も向上します。導電性エポキシとVIPPOを組み合わせることで、接続点からの熱放散がさらに向上します。最適な熱管理戦略では、ビアの内部が完全に銅でめっきされている必要があります。 製造上の問題点 Via-in-padやVIPPOデザインは、PCB製造工程を増やすため、製造コストが高くなります。実際のコストはビアのサイズとボード上のビアの総数に依存します。しかし、via-in-padデザインは、創造的なデザイナーがルーティングをより効率的に行い、必要なレイヤー数を減らすことを可能にするかもしれません。これは製造コストの増加を相殺する可能性があります。 はんだマスクは、はんだがビア穴に吸い込まれるのを防ぐために(「テンティング」として知られている)、開いたvia-in-pad穴を塞ぐために使用されてきました。細かいピッチのコンポーネントは、小さいパッドサイズのため、VIPPOデザインで使用すべきです。VIPPOのメッキは、組み立て中にビア穴を通ってはんだが流れ出し、下層で混乱を引き起こすのを防ぎます。
Thought Leadership
PICマイクロコントローラのプログラミング基礎
子育てから学んだことが一つあります:子供に何かを教えることは非常に難しいことがあります。彼らが非常に興味を持っていて、世界中のすべての時間とリソースを持っていても、子供が学ぶ準備ができていないか、いくつかの重要な構成要素が欠けている場合、彼らはそのスキルやレッスンを理解できないかもしれません。 幸いなことに、PICマイクロコントローラユニット(MCU)のプログラミングは、かなり簡単です。適切なプログラミングツール、回路、および機能的なファームウェアを使用すれば、プログラマーはPICマイクロコントローラを正確に望み通りの動作をさせることができます。もちろん、後々の不必要な手間やフラストレーションを避けるためには、いくつかの重要なステップに従うことが依然として重要です。 PICマイクロコントローラ Arduino、Raspberry Pi、BeagleBoneのようなシングルボード組み込みコントローラーの出現にもかかわらず、PICマイクロコントローラーは今でも電子エンジニアの間で関連性を保っています。Microchipによって製造されたPICマイクロコントローラーは、使いやすさ、多様な機能、コスト効率の良さで特徴づけられています。PICマイクロコントローラーのプログラミングは、シンプルな 8ビット MUCから強力な32ビットモデルまで幅広いです。 PICマイクロコントローラーの多様性は、エンジニアだけでなく趣味で使う人たちにも人気を博しています。広範囲の周辺機器、メモリ、処理能力はほぼどんなアプリケーションにも適しています。プログラマーはおそらく、自分の洗濯機や警報システムにPICマイクロコントローラーを見つけるでしょう。 マイクロコントローラをプログラムするためにプログラマーが必要とするツール PICマイクロコントローラのプログラミングは、10年前と比べて今はかなり簡単になりました。以前は、PICマイクロコントローラの低価格帯のものには、ファームウェアを注入するために専用のPICプログラマーハードウェアが必要でした。しかし、今日PICマイクロコントローラを始める場合、マイクロコントローラにファームウェアをダウンロードするプロセスは通常、簡単なものです。 これらは、今日PICマイクロをプログラムするためにプログラマーが必要とするツールです: 1. MPLAB X IDE MPLAB X IDEはMicrochipから提供される包括的な開発環境です。PICマイクロコントローラをプログラムする前に、ファームウェアを書き、コンパイルしてビルドするためにMPLAB Xが必要になります。過去に支払う必要があった高価なIDEとは異なり、MPLAB X
TRANSLATE:
デザイナーに説明するように:ELIC PCBとHDIルーティング
HDI PCBでELICを使用すると、接続とコンポーネントの密度を最大化できます。高密度インターコネクトルーティングにELICを使用する方法についてさらに読む。
1:55
Videos
Routing Modes - Features:ADSCvid
Thought Leadership
2層のPCBのGNDプレーン
私が若くてハングリーな大学院生だった頃、最初に設計したPCBは、いくつかのセンサーからアナログ信号を収集するためのものでした。測定結果の電圧グラフを見ると、ノイズレベルがひどく、測定しようとしていた信号が完全にマスクされていました。私がすぐに気付いたのは、GNDプレーン接続で完全に失敗し、GNDループによって信号が歪められているということでした。 GNDプレーンの配置とGND接続の配線は、2つ以上のレイヤを持つPCBの設計において最も重要な手順の1つです。これらを正しく行うことで、EMI、クロストーク、GNDループを抑制できます。これらのノイズ源は信号の整合性を劣化させますが、GNDプレーンを正しい手法で設計すると、デバイスの最大性能を保証できます。 それでは、GNDプレーンはどこに配置するべきでしょうか? PCB設計を始めたばかりの人は、GNDプレーン、EMI、配線などの用語をよく耳にすると思います。最初に設計するPCBは、おそらく2層の基板でしょう。これらの用語は確かに簡単に定義できますが、これらを全て組み合わせ、高品質のPCBを設計するにはどうすればいいのでしょうか? 2層のPCBでは、GNDプレーンは一般に基板の最下位レイヤで、信号のトレースと部品は最上位レイヤに配置されます。リターントレースを基板に配置し、各トレンドを電源のGNDリードに送る代わりに、信号をGNDプレーンに配線するほうが便利です。 これには、いくつかの理由があります。まず、リターン信号がGNDプレーンを通過する場合、リターン信号は対応する信号トレースと可能な限り近くを通るようにします。これにより、電気的信号を含む回路のループ領域が最小化されます。信号トレースとリターンとの間の距離が小さければ、回路ループはEMIやクロストークの影響を受けにくくなります。 正しい配線手法によりEMIを防止する 最大の性能を実現するGNDプレーンの設計 PCBレイアウトのGNDプレーンを配置するときは、トレースと電子部品の場所に注意する必要があります。一部の設計者は、最下位レイヤの全体にGNDプレーンを配置してから、電子部品を含む部分だけ削除する方法を使う傾向があります。この方法では、GNDプレーンで電子部品の周囲に伝導性のリングが形成され、問題を引き起こすことがあります。 この場合に引き起こされる問題は、GNDプレーンが部品の周囲にリングを形成すると、GNDプレーン自体が EMI干渉を受けやすくなることです。GNDプレーンに閉じた伝導性のリングが存在すると、コイルの働きをし、外部の磁場によってGNDプレーン内に電流が発生します。この電流はGNDループと呼ばれ、PCBの他の部分に過剰なノイズを引き起こすことがあります。 これは、レイアウト段階で留意しておくべき重要な問題です。部品の配置とトレースの配線には独創性が必要です。部品間のトレースが可能な限り短くなるよう、部品の配置を考えてください。トレースの配置を計画してから、それらのトレースの完全に下になるようGNDプレーンを配置します。 トレースの下にGNDプレーンを配置するとき、一部のトレースをカバーするために、GNDプレーンにどうしてもリングが形成されることがあります。このような場合、正しいレイアウトが得られるまで、基板上でトレースと部品を移動する必要があります。これには多少の時間が必要ですが、労力に十分に見合う効果が得られます。 正しい配線手法によりEMIを防止する 最後の手順では、スルーホールビアを使用してトレースをGNDプレーンに戻す必要があります。最上位レイヤからGNDプレーンへ多くのクイック接続を直接作成したくなるかもしれません。しかし、GNDプレーンへの複数の接続を作成すると、各ビアに電圧の差分が発生し、GNDループが形成されます。全てのトレースを単一のビアでGNDプレーンに接続するほうが適切な方法です。 2のPCBで複数のGNDプレーンを使用する 前に述べたトレース配線とGNDリングの問題があるため、PCBレイアウトで複数のGNDプレーンを使用するほうがよい結果になることもあります。これにより、配線と部品の配置が簡単になります。これは、ほとんどの 多層PCB設計で一般的な方法です。 複数のGNDプレーンを使用する場合、互いにデイジーチェーン接続しないよう注意します。GNDプレーンがデイジーチェーン接続し、リターン場所を各プレーンに接続すると、単一のGNDプレーンの異なる場所にトレースの複数のリターンを配置するのと同じことになります。 スター型トポロジーを使用し、各GNDプレーンを別々に電源に接続するほうが適切な方法です。これにより、GNDプレーンは互いに絶縁され、GNDループが回避されます。
Pagination
First page
« First
Previous page
‹‹
ページ
25
現在のページ
26
ページ
27
ページ
28
ページ
29
ページ
30
Next page
››
Last page
Last »
💬
🙌
Need Help?
×
📞
1-800-544-4186
📞
1-858-864-1798
✉️
sales.na@altium.com
🛟
Support Center
📣
Ask Community
📞
Contact Us