Mobile menu
PCB配線
クラス最高のインタラクティブ配線

どんなに複雑なプロジェクトでも手動による配線時間を短縮できます。

ソリューションを探す
Filter
Clear
Tags by Type
Software
高電圧PCB設計についての検討事項 Thought Leadership 高電圧PCB設計についての検討事項 私は以前、高電圧の応用は電力工学だけに必要なものだと考えていました。発電所や変電所で働く気はまったくなかったので、高電圧PCBの設計について学ぶことを免れていたわけです。ところが、空間の応用に興味を持った時点で、その考えが間違っていたことに気付きました。そして、怠惰な自分と向き合わざるを得なくなってしまったのです。高電圧の応用は、製造や発電所から医療や航空宇宙まで、ほぼすべての業界に存在しています。 高電圧の応用に向けたPCBの設計では、設計や製造の全工程でさまざまな内容を検討しなければなりません。基板は過酷な状況で稼働することが条件となっており、部品や材料の寿命に大きな影響を受けます。これに挑戦しようという意気込みがある場合は、レイアウトの作成を開始する前に、いくつかの検討事項を確認しておきましょう。 動作周波数についての検討事項 製品の動作周波数は、 ESD と同様に高電圧設計に影響を及ぼし、 ノイズ管理 は基板に影響を及ぼします。これは、高周波が低い電圧でアーク放電を成し、信号線の周辺でより 厳重なスペース が必要になるからです。 周波数帯のもう一端にある低電圧DCについても、特別な検討が必要になります。特定の環境条件では、DC差動がエッチングやエレクトロ ケミカルマイグレーションの原因になることがあります。これらはどちらも望ましいものではなく、エレクトロ ケミカルマイグレーションは高電圧設計の性能や寿命により大きな危険をもたらします。というのも、導体パッドやトレースに whisker と呼ばれる微細な導電性のフィラメントが「成長」し、最終的には電位間でショートが発生する可能性があるからです。ここでは少なくとも、アーク放電を成しやすいポイントが発生し、基板の効果的な 沿面距離と空間距離 が減少します。 エレクトロ ケミカルマイグレーションはスズや銀で最も多く発生するものの、ときには銅でもフィラメントが破壊されることがあります。危険を最小限にするためには、不純物を含まないスズや銀をPCBの仕上げに使用しないことです。スズを使用する場合は、 鉛の含有量が少ないものが推奨されます
高電圧PCB設計: 沿面距離と空間距離 高電圧PCB設計: 沿面距離と空間距離 高電圧の応用には、通常のPCBよりも厳しい設計パラメータが必要になる 大学生のとき、私は電気化学エッチングの実験を行いました。その経験をずっと履歴書に記載していたのは、高電圧源や危険な化学品を使った実験について、面接官が必ず話を聞きたがったからです。ところが、危険な職場環境をまったく意に介さない人間が求められる仕事には就きたくないと後になって気付きました。 それがきっかけで、私は高電圧設計について学び始めました。高電圧の製品に要求される基準には圧倒されましたが、それと同時に安心もしました。私たちが作成した高電圧製品を大学院生たちが使うのを止めることはできないものの、基板がきちんと保護されているのが分かれば心配する必要はありません。 安全の確保にあたって、特定のスペースルールが必要になる場合とは 高電圧PCB設計に必要となる厳しいスペースルールは、すべてのPCB設計に適用されるわけではありません。一般的には、製品の通常の作動電圧が30VACまたは60VDC以上になると、基板設計に スペースルールを適用すべきでしょう。特に、高電圧で密集した設計の場合は慎重になる必要があります。密集したデザインではスペースが極めて困難になり、保護の観点からさらに重要になるからです。 高電圧設計ではスペースがさらに重要になります。基板全体の電圧によって、PCBの導電性要素間でアーク放電が発生しやすくなるからです。発生したアーク放電は、製品にもユーザーにも極めて大きな危険をもたらします。こうした危険を軽減するために、空間距離と沿面距離という主に2つのスペース測定の基準があります。 空間距離とは 空間距離とは、2つの導体間の空間の最短距離を指します。私はこの定義をあき高（つまり、自分の頭が何かにぶつかる前に、どのくらいの空間があるか）として覚えています。 PCBの空間距離が短すぎると、基板上で隣接する導電性要素間で過電圧によるアーク放電が発生する可能性があります。 クリアランスルールは、PCB材料、電圧、環境条件によって異なってきます。環境による影響はかなり大きくなります。最も一般的には、湿度によって空間の破壊電圧が変化し、アーク放電が発生する可能性に影響が及びます。ここでは、粉塵についても考慮しなければなりません。PCBの表面に集まった微粒子は時間とともにトラックを形成し、導体間の距離を縮めてしまいます。 アーク放電は製品に損傷をもたらし、ユーザーに被害を及ぼします。 基板でのスペースが重要な設計パラメータになるのはこれが理由です。 PCBでの沿面距離とは 空間距離と同様に、 沿面距離もPCB上の導体間の距離を指しますが、こちらは空間の距離ではなく、絶縁材の表面に沿った最短距離になります。沿面距離の要件は環境や基板の材料によっても異なり、空間距離と同じく、基板上に蓄積した水分や微粒子によって沿面距離が短くなる場合があります。 密集した設計では、沿面距離の要件を満たすことが困難になり得ます。トラックを移動させることが第一の選択になることは稀であり、表面の距離を延ばすには他にいくつかの方法があります。それは、トラック間にスロットを追加するか、または絶縁物に垂直の障壁を実装することです。いずれの方法でもトレースのレイアウトを変更することなく、沿面距離を大幅に延ばすことができます。 材料の比較トラッキング指数（CTI） 空間距離と沿面距離の要件のうちで作動電圧の次に重要な要素は、PCB材料の特性に関するものです。材料の電気絶縁性は、比較トラッキング指数（CTI）で示されます。CTIは電圧で表示され、材料の表面がいつ破壊するかを測定する標準テストによって決定されます。 破壊値に基づいて、材料は「0」から「5」までの6つのレベルに分類されます。製品に対する絶縁物の規定レベルは、このCTIの分類に基づきます。最も低いレベルは「5」で、電圧は100V未満となります。破壊値が600V以上のレベル「0」に分類される材料が最も頑丈で、多くの場合にコストも高額になります。
リジッドフレキシブル基板設計の構造整合性と課題 リジッドフレキシブル基板設計の構造整合性と課題 リジッドフレキシブルの出現とともに、これまでよりも小さいフォームファクターに、より多くの部品を配置できるようになりました。さらに、リジッドフレキシブル設計は、重量や信頼性においてもリジッド設計より有利です。リジッドフレキシブルの利点に限定してブログを書くこともできますが、それは別の機会に回します。リジッドフレキシブルは非常に優れていますが、取り扱いの際に知っておくべき事項がいくつかあります。この記事で重点を置きたいのは、リジッドフレキシブル設計の際の配線に関する課題です。その他の課題についてのご確認を希望される場合は、そのトピックに関する Altiumのホワイトペーパー をご覧ください。 フレキシブル領域の配線 PCB設計でフレキシブル領域の配線を行う場合、留意すべき事項がいくつかあります。言うまでもなく、フレキシブル設計とリジッド設計の主な違いは、フレキシブルな部分が動くということです。 例えば、フレキシブル基板向けのIPC 2223C設計基準による定義では、フレキシブル回路には曲げに関する要件があり、主に3つのカテゴリーに分類されます。それぞれのカテゴリーに独自の要件と制限があります。 - 導入するフレキシブル - ダイナミックフレキシブル - 1回のみの折り曲げ 各カテゴリーには最低限のフレキシブルおよびフレキシブルリジッドの曲げの仕様があり、該当箇所の銅箔変形因子、完成したフレキシブルの厚みの倍数、レイヤー数に応じて算出されます。 つまり、電気的な考慮事項だけでなく、物理的な考慮事項も理解しておく必要があります。銅箔の変形は、割れや裂けの問題に関連し、設計の可能/不可能についての制約が増えるので、配慮が必要です。 例えば、ビアを使用できるとしても、導体に圧力がかかるため、曲げ領域にビアを配置することは好まれません。また、同じ理由から、ビアにティアドロップを適用する必要が生じます。 幅を変える場合、急に異なる幅にするのではなく、徐々に変える必要があります。トラックがパッドに接続するところでは、特にフレキシブル回路の終端などで一直線に並んでいる場合（下図参照）、長い間に銅箔が疲労する弱い部分が形成されます。補強材を使用するか折り曲げを1回のみにしない限り、パッドからトレースを徐々に細くすることをお勧めします。 耐久性を高めるため、トレースを徐々に細くする フレキシブル回路を扱う場合、曲げ領域への応力緩和を考慮する必要があります。圧力のかかる点の応力を緩和するには、トレースを均等に配置することをお勧めします。また、フレキシブル設計の外側部分周辺に幅の広い導体を追加することで、設計の強度を向上し、断裂を回避できます。 隣接レイヤーの銅箔トレース（上）と交互に配置された隣接レイヤーのトレース（下）
PCB配線ワークフローの時間節約技術 PCB配線ワークフローの時間節約技術 電気設計に慣れていなくても、30年以上の経験があっても、エンジニアは、PCB設計プロセスにおいてインタラクティブな配線が最も困難で面倒な作業であることに同意します。経験豊富な設計者は、多くの戦いや極限の戦争に勝てるほどの創造的なパズル解決の才能を使って、困難な作業を楽しんでいます。配線の経験がない設計者や設計の他の部分に集中したい設計者は、作業遂行に苦労することになります。しかしながら、どのような設計者も最終的には面倒な作業にうんざりしてしまいます。 最も一般的な配線の問題には、配線位置の管理、ピン/ビアアレイからの引き出し順序、配線の効率化、高速化、製造上の懸案事項などがあります。基板の配線を数時間ではなく数分でできるとしたら、どれほど多くの基板を設計できるか、想像してみてください。貴重な時間とリソースを節約しながら、より効率的に基板全体を配線できるとしたらどうでしょうか? 高性能のガイド付きPCB配線技術 Altium Designer®のActiveRouteは、短時間で高品質の配線をしながら、ユーザー制御による高度な自動化を適用できる、インタラクティブな配線方法です。ActiveRouteの目的は、配線に関する課題を軽減して面倒な作業をなくし、生産性を大幅に向上させることです。 ガイド付きのチャネル配線の画像​​​​​​​ インタラクティブな配線ツールというコンテキストにおいて、ActiveRoute独自の特徴は、複数レイヤーを同時配線ができるということです。この機能は、設計者のプランに従い、高速な処理性能を達成するための配線の効率化に重要です。 デフォルトでは、ActiveRouteのパネルでレイヤーが選択されていない場合、アクティブなレイヤーでのみ配線が行われます。パネルで複数レイヤーが選択されていると、ActiveRouteは、それらのレイヤーに対して均等に配線します。 複数レイヤーの同時配線レイヤー 1（緑）に48の配線およびレイヤー4（青）に44の配線 ActiveRouteは複数レイヤーに配線できるので、1つのレイヤーで特定の接続の配線に問題がある場合、ActiveRouteはただちに他のレイヤーの配線に移ることができます。この結果、その配線はより直線的になります。さらに、同じレイヤーで何度も配線しようとして時間を無駄にしたあげく、ミアンダが過剰にできてしまった、もしくは配線できなかったという状況を避けられます。 これからのPCB配線 従来、配線プロセスは、経験豊富な設計者でもかなりの時間と労力を要するものです。ActiveRouteは、複数レイヤーをすばやく配線して微調整のための時間を多く残しておくことでユーザーがワークフローを大幅に加速できるようにし、インタラクティブな配線のパラダイムを変えます。 ActiveRouteについてさらに詳しい情報をご希望の方は、今すぐ Altium DesignerのActiveRouteに関する無料のホワイトペーパーをダウンロードしてください。
コンポーネントの配置と配線により、PCBをESDから保護する方法 Thought Leadership コンポーネントの配置と配線により、PCBをESDから保護する方法 私は、周りの人に言わせると、驚くべき神経質で特定の事物を整理するそうです。大学院で、机の私側の端と、隣の席の端から始まるサンプル容器と論文の山との間には境界線がありました。この傾向は、特にバスルームには およばなかった ため、同級生やボーイフレンドを困惑させましたが、PCBのコンポーネント配置の最適化では私を名人に仕立て上げてくれました。この傾向は、物事を整頓された状態に保つだけでなく、基板全体の 静電放電保護 も向上します。 よいコンポーネントの配置が明らかに意味するところは、基板上の 配線 に影響するということです。つまり、配線は、ESDの影響が、PCB全体や、影響を受けやすいコンポーネント、保護されていないコンポーネントにどのように広がるかを決定します。コンポーネントの配列を調整する場合、配線を改善し、PCBおよび影響を受けやすいICを最善の方法で保護するための基本的ガイドラインがあります。 可能な限り最も安全な場所へのコンポーネントの配置 ときとして、設計要件のため、静電気の影響を受けやすい全てのコンポーネントに対して 保護回路 を使用できないことがあります。その場合、それらのICの状況を改善するために実行できるステップがあります。 TVS保護回路とコネクター入力の間のトレースから、あるいはESDが予期されるその他の場所から、保護されていない回路を離します。この方法で、ESDパルスから生じる電磁場の急速な変化よって誘導される電流にコンポーネントをさらすリスクを最小限にできます。 コンポーネントの配置は、ICを保護配線に配置できない場合でも、ESDからICを保護できます。 保護配線上にあるデバイスでも、配置に関する事前の考慮から恩恵を受けることができます。影響を受けやすいコンポーネントは、保護配線上にある場合、基板の中央付近に配置する必要があります。これにより、保護回路の最高のパフォーマンスを得られるよう、 寄生インダクタンス のバランスを調整することができます。 配線長の最短化 トレースやワイヤが長いと、ちょっとしたアンテナの役割を果たします。意図しない放電を伝達したり受けたりする可能性があります。ESDパルスがある場合、それらは火花から「出力」を受け取り、配線長全体に伝達します。 配線長を最小にする最も簡単な最初のステップの1つは、全てのコンポーネントを、距離が近い相互接続を多用して配置することです。これにより、配線長を最小にし、うまくすれば相互接続する線の数も最小にできます。整理名人は、類似の要素をまとめる必要があることを知っています。
基板をESDから保護するための正しいPCB配線とPCBレイアウト Thought Leadership 基板をESDから保護するための正しいPCB配線とPCBレイアウト 私がランニングを始めた頃、既に何回かウルトラマラソンを完走した友人と一緒に走っていました。彼女は家から何マイルも遠くまで走り、私と一緒に短いループを走ってから、私と離れてさらに走り続けました。私が速くなると、彼女は早く家に帰る代わりに、ループを長くしました。彼女はこれに関して巧妙でもありました。彼女は常に、私が早く引き返すと退屈なルート、または私が知らない新しいルートで、近道をできないように計画していました。 彼女は都市計画家として、ランニングのルートも意図的に好きなルートを選択していました。私は技術者として、まったく異なるもの、通常は走りやすい場所を望んでいましたが、彼女の意図も理解していました。結局のところ、私がPCBを設計するときも同じことが成り立ちます。私はコストや性能に関して特定の目標を達成するような配線を希望します。配線は ESD保護 においては特に重要で、ESDで引き起こされるEMIからコンポーネントを安全に保護するため役立ちます。 回路のループの最小化 私たちのランニングのルートは多くの場合に回り道のループでしたが、PCBにおいてはその逆を行うべきです。回路のループを最小限にすれば、ESDがPCB上で伝搬されることによる損傷を大幅に低減できます。これは、変動する磁束を囲むループには誘導電流が発生するためです。この磁束がESDによるものであれば、誘導される電流が予期せずコンポーネントへ流れ込むことにより、極めて破壊的な損傷が発生する恐れがあります。 場合によっては他の選択肢がなく、レイアウトにどうしてもループが必要な場合もあります。このような場合、ループの面積を最小限にします。誘導電流の大きさは、ループのサイズに比例します。 GNDプレーンの使用 多層基板を設計するときは、必ず GNDプレーン を使用すべきです。PCB上に形成される最も一般的なループは、電源からGNDへの配線です。これらのループは非常に遍在的なため、見逃されがちです。 GNDプレーンを実装できない設計者は、ビアのグリッドパターン（格子状パターン）を使用して電源とGNDとを接続します。これは基本的に配線のあるGNDプレーンをエミュレートするものです。これは格子と考えることができ、1つの線に沿ったいくつかのポイントで電源の接続が発生し、GNDの配線が直交した線に沿って接続されます。 Semtech は非常に適切な例を用意しており、同社は6cmごとに接続を行うことを推奨しています。 同社は、電源とGNDとの配線を近くに保持することも推奨しています。ただし、これによって基板に、特にAC電源との間にエッチングが発生する可能性もあります。 グリッドパターンを使用して、電源とGNDとを接続すると、GNDプレーンを使用できないときに回路ループを最小化するために役立ちます。 配線経路の最適化 ループを最小化する以外に、互いに並列している配線を除去するよう心がけてください。これは、相互接続されているデバイス間の並列配線について特に重要です。並列した配線は互いに簡単に 結合 します。