Mobile menu
パワーインテグリティ
Power Analyzer by Keysight

Power integrity analysis at design time.

Learn More

パワーインテグリティ

Filter
Clear
Tags by Type
Popular Topics
Software
多くの可能性のあるノイズ源が存在するため、それらを区別することが難しい場合があります。 Thought Leadership 同時スイッチングノイズですか、それともクロストークですか？ 同時スイッチングノイズとクロストークをどのように区別できますか？この記事では、これら2つの信号整合性問題の違いについて説明します。
1:6:07 Webinars 電流密度解析ツール PDN Analyzer™ 2.0 エレクトロニクス設計の密度と複雑さが増し続ける中、電源分配ネットワーク (Power Distribution Network: PDN) の電圧と電流性能に対する設計上の影響を完全に理解することは、今までにないほど困難かつ重要になっています。 プロトタイプ設計後の検討事項としてPDNの問題を扱うのではなく、基板レイアウトプロセスの一環として、すべてのIRドロップ、電流密度の問題、および電圧降下を正確に識別して解決する方法が必要です。 AltiumDesigner®用のCST®を搭載したPDN Analyzer™を使用すると、基板設計プロセスで発生したPDNの問題を統一環境の設計ワークスペース内で簡単に解決できます。以下は、セッションで紹介されたトピックとなります。 PDN Analyzer™ 2.0の機能紹介 電流密度と電圧降下に関するレイアウトの分析方法 PCBエディタで直接統合設計プロセスの一環としてPDN Analyzerを効率的に使用する方法 PDN Analyzerの分析結果に基づく電源分配の最適化 今すぐAltium Designerの拡張機能である PDN
高電圧設計におけるIPC-2221計算機の使用 高電圧設計のためのIPC-2221 PCBクリアランス計算機の使用 PCB設計およびアセンブリの規格は、生産性を制限するものではありません。代わりに、複数の業界にわたって製品設計と性能の統一された期待値を作成するのに役立ちます。特定の設計用の計算機、監査や検査のプロセスなど、ツールはコンプライアンス向けに標準化されます。 高電圧PCB設計において、PCB設計の重要な一般規格はIPC-2221です。多くの重要な設計的側面がこの設計規格にまとめられており、そのいくつかは単純な数式に要約されています。高電圧PCBの場合、IPC-2221計算機を使用すると、PCB上の導電要素間の適切な間隔要件をすばやく判断できます。これにより、次の高電圧基板が動作電圧で安全に保たれるようになります。設計ソフトウェアにこれらの仕様が自動化された設計ルールとして含まれている場合、生産性を維持し、基板を構築する際のレイアウトの間違いを避けることができます。 IPC-2221とは IPC-2221（2012年発効のレビジョンB）は、多くのPCBの設計的側面を定義する、一般的に受け入れられている業界規格です。例えば、材料 (基板やメッキを含む)、試験性、 熱管理とサーマルリリーフ、 アニュラリングなどに関する設計要件が挙げられます。 一部の設計ガイドラインは、より具体的な設計規格に取って代わられています。例えば、IPC-6012とIPC-6018は、それぞれリジッドPCBと高周波PCBの設計仕様を提供します。これらの追加規格は、一般的なPCBのIPC-2221規格とほぼ一致するように意図されています。 ただし、IPC-2221は通常、製品の信頼性や製造歩留まり/欠陥を評価するために使用される認定規格ではありません。リジッド基板の場合、IPC-6012またはIPC-A-600のいずれかが、製造されたリジッドPCBの認定に通常使用されます。 IPC-2221B 高電圧設計における導体スペーシング 高電圧PCB設計の重要な設計要件は、IPC-2221B規格で指定されています。これらの1つは導体クリアランスであり、次の2つの点に対処することを目的としています。 高電界強度でのコロナまたは絶縁体破壊の可能性 樹枝状成長と呼ばれることもある導電性陽極フィラメント形成の可能性（ 下記参照） 最初のポイントは、PCBの導体間に適切な最小クリアランスを設定することで最も簡単に制御できるため、最も重要です。2番目の影響は、適切な配線間隔、 材料の選択、処理での一般的な清浄度によっても抑えることができます。これらの影響を防ぐために必要な間隔は、IPC-2221規格の2つの導体間の電圧の関数としてまとめられています。 下の画像は、IPC-2221規格の表6-1を示しています。これらの値は、2つの導体間の電圧の関数として最小導体間隔を示しています。これらの値は、導体間のピークACまたはDC電圧のいずれかで指定されます。IPC-2221では、500Vまでの電圧に対して固定された最小導体間隔値のみを規定していることに注意してください。2本の導体間の電圧が500Vを超えると、下表に示す電圧ごとのクリアランスの値を用いて、最小導体間隔を計算することになります。500Vを超える各電圧は、表の一番下の行に示されている量だけ、必要な最小クリアランスに追加されます。 高電流時の温度上昇 すべての高電圧PCBが高電流で動作するわけではありませんが、高電流を使用するPCBは、導体の大きさが十分でない場合に高温上昇になる可能性があります。PCBの温度上昇は、導体のDC抵抗に関連するジュール熱によって発生します。したがって、高電流を流す導体の断面積は、電流も大きい場合は大きくする必要があります。
ヒートシンクからのEMIとその対策方法 Thought Leadership コンデンサのヒートシンクからのEMIとその対策方法 適切なヒートシンクを選択することで、システムを冷却し、EMIを防ぐことができます. 明らかではないかもしれませんが、また、ほとんどの設計者がチェックするとは思わないかもしれませんが、ヒートシンクはスイッチング要素に接続されている場合、EMIを発生させることがあります。これは電源設計における一般的な問題であり、特にヒートシンクが高電流を引き出し、高周波でスイッチングするコンポーネントと接触する場合に発生します。ヒートシンクからのEMIを減らすには、導電部分と放射部分のバランスを取る必要があり、これを行うためのいくつかの簡単な設計手順があります。 ヒートシンクと寄生容量からのEMI ほとんどの設計者が基板上のコンポーネント用に ヒートシンクを選択することを考えるとき、彼らはおそらく単にメーカーの推奨に従うだけです。彼らはメーカーが推奨するサイズと同様のヒートシンクを使用するかもしれませんが、熱伝導率が高い材料で作られたものを選ぶかもしれません。設計者の中には、 アクティブ冷却対策、例えば冷却ファン、または（極端な場合には）液体冷却や蒸発冷却を選択する人もいます。これらの対策は、特にメーカーが必要なヒートシンクと組み立てガイドラインを提供している場合、標準化されたコンポーネントを使用する際に適切です。 CPUの速度が1 GHzを超えて以来、ヒートシンクからの放射および導電EMIがより目立つようになりましたが、これは電力電子およびコンピュータシステム業界外の多くの設計者には気づかれなかった可能性があります。今日では、一般的にヒートシンクは単に接地されるべきであり、これがEMIの問題を解決するとされています。実際には、これだけでは問題を完全に解決するわけではなく、問題を解決するには寄生容量を管理する必要があります。 EMIの両方のタイプは、スイッチングICと近くのヒートシンクとの間の寄生容量結合によって生じます。スイッチングトランジスタを持つ集積回路の構造を調べると、チップパッケージと任意の 熱伝導ペーストやインターフェース材料がキャパシタの絶縁領域を形成しているのがすぐにわかります。この寄生容量がヒートシンクに共通モード電流を誘導する責任があります。 MOSFETに垂直ヒートシンクが接着された例。 次に何が起こるかは、ヒートシンクが接地されているかどうかによります。ヒートシンクが接地されていない場合、ヒートシンクとチップは容量結合電流の地面への容易な戻り道がないため、放射されたEMIの源として機能します。電流はヒートシンク内の複数の電磁共鳴を励起し、高電流と強い放射を持つヒートシンク内の一連の領域を作り出します。これは、ヒートシンクが通常デフォルトで接地される理由の一つです。しかし、ヒートシンクに誘導された強い電流が地面に向けて偏向されると、 グラウンドリターンパスに応じて、近くの回路で伝導EMIの源を作り出す可能性があります。 なぜヒートシンクからの放射または伝導EMIがより頻繁に対処されないのでしょうか？その理由はいくつかあります。通常、ヒートシンクからのEMIが顕著になるのは以下の二つの場合です： スイッチング時の高電流。 これは、大きなスイッチングレギュレータで大型トランジスタがスイッチングする電力電子工学における一つの問題です。より短い時間でより高い電圧にスイッチングすると、ヒートシンク内のより大きな変位電流が生成されます。 プロセッサの高速スイッチング。 より高速に動作するプロセッサは、ヒートシンク内に大きな変位電流を簡単に生成することができます。また、ヒートシンク内の高周波共鳴を容易に励起することもできます。 どちらの場合も、高電圧/電流のスイッチング電源を設計する際には、ヒートシンクへの容量結合を考慮する必要があります。他のアプリケーションには、低電圧で動作するデバイスのGPUやCPUのためのVRMが含まれます。 ヒートシンクからの伝導および放射EMIのバランス
高電力設計用のPCBトレース幅と電流の関係表 高電力設計用のPCBトレース幅と電流の関係表 銅は融点が高く強力な導体ですが、温度を低く保つための工夫が必要です。これは、温度を特定の制限内に保つために、電源レールの幅を適切にサイズ設定する必要がある箇所です。ただし、ここでは、特定のトレースを流れる電流を考慮する必要があります。電源レール、高電圧コンポーネント、および熱に敏感な基板のその他の部分を使用する場合、レイアウトで使用する必要がある電源トレース幅を、PCBトレース幅と電流の関係表を参照して決定できます。 もう1つのオプションは、IPC-2152/IPC-2221規格の計算機を使用することです。また、PCBトレース幅と電流の関係表は必ずしもすべてを網羅しているわけではないため、IPC規格の等価トレース幅と電流のグラフの読み方を知っておくと役立ちます。この記事で必要なリソースを確認します。 高電流設計で低温を保つ PCB設計と配線においてよく浮かぶ質問の1つは、任意の電流に合わせてデバイスの温度を特定の制限内に維持するため、またはその逆の状況で求められる推奨電源トレース幅を決定することです。典型的な運用上の目標は、基板の導体温度上昇を10～20°C以内に保つことです。また、高電流設計における目標は、温度上昇が必要とされる動作電流の制限内に収まるようにトレース幅と銅箔重量を調整することです。 IPCは、特定の入力電流に対するPCBトレースの温度上昇を適切にテスト・計算するための規格を開発しました。これらの規格がIPC-2221およびIPC-2152であり、どちらにもこれらのトピックに関する大量の情報が含まれています。明らかに、これらの規格が対象としているものは極めて広範で、ほとんどの設計者は、すべてのデータを解析してトレース幅と電流の関係を明確にする時間がありません。そこで、こちらで、電流と温度上昇を関連付けるのに役立ついくつかのリソースをまとめました。 トレース幅と電流の関係表（ 下記参照） トレース温度上昇用 IPC-2221計算機 トレース温度上昇用 IPC-2152計算機 以下の動画では、関連するIPC規格について概説し、予測力と適用性に関してそれらがどのように異なるかを説明しています。また、電流制限を計算するためのリソースや、特定の入力電流に対して予想されるトレース温度の上昇も示しています。 PCBトレース幅と電流の関係表 IPC 2152規格は、トレースとビアのサイズを決定する第一歩となります。これらの規格で指定されている式は、特定の温度上昇に対する電流制限を計算するための簡単なものですが、制御されたインピーダンス配線は考慮されていません。とは言え、PCBトレース幅と電流の関係表を参照することは、PCBトレース幅/断面積を決定する優れた方法です。これにより、トレースで許容される電流の上限を効果的に決定できます。これを使用して、制御されたインピーダンス配線用のトレースのサイズを決定できます。 高電流で動作する基板で温度上昇が非常に大きな値に達すると、基板の電気的特性が高温で対応する変化を示すことがあります。基板の電気的および機械的特性は温度によって変化し、基板は高温で長時間使用すると変色したり壊れやすくなったりします。そのため、私の知り合いである設計者たちは、温度上昇が10°C以内に収まるようにトレースのサイズを決めています。これを行うもう1つの理由は、特定の動作温度を考慮するのではなく、幅広い周囲温度に対応するためです。 以下のPCB電源トレース幅と電流の関係表は、銅箔重量1 オンス/平方フィートで温度上昇を10°Cに制限する多くのトレース幅と対応する電流値を示しています。PCBのトレースサイズの決定方法に関する説明は以上です。 電流 (A)
高速PCB設計においては、グラウンドプレーンのギャップを横切ってはいけません 高速PCB設計においては、グラウンドプレーンのギャップを横切ってはいけません 電子機器やPCBのフォーラムをよく閲覧していますが、同じ質問が何度も何度もされています。なぜグラウンドプレーンの割れ目を越えてトレースを引いてはいけないのか？この質問は、ハイスピードPCB設計にちょうど足を踏み入れたばかりのプロのデザイナーからメーカーまで、誰もが尋ねます。プロの信号完全性エンジニアにとって、答えは明らかでしょう。 長年のPCBレイアウトエンジニアであろうと、たまにデザインする人であろうと、この質問への答えを理解することは役立ちます。答えは常に絶対的な表現で枠付けられます。PCB設計の質問に絶対的な用語で答えることはあまり好きではありませんが、この場合は答えが明確です：グラウンドプレーンの隙間を越えて信号をルーティングしてはいけません。さらに詳しく掘り下げて、なぜグラウンドプレーンの隙間を越えてトレースを引いてはいけないのか理解しましょう。 グラウンドプレーンの隙間：低速および高速設計 この質問に答えるには、DC、低速、高速での信号の振る舞いを考慮する必要があります。これは、各タイプの信号がこの基準面で異なるリターンパスを誘導するためです。信号がたどるリターンパスは、基板内で生成されるEMIに及ぼす重要な影響、および特定の回路がEMIに対してどれほど感受性を持つかについて、いくつか重要な影響を及ぼします。PCB内でリターンパスがどのように形成されるかをよりよく理解するために、 この記事と、Francesco Podericoからの 役立つガイドをご覧ください。 PCB内でリターン電流がどのように形成されるかを理解すれば、それがEMIと信号の整合性にどのように影響するかを見るのは簡単です。ここで重要な理由です—そしてそれはグラウンドプレーンのギャップを越えるルーティングに関連しています。ボード内のリターン電流によって形成されるループは、2つの重要な振る舞いを決定します： EMIの感受性。回路内の供給電流とリターン電流によって作られるループは、ボードのEMIに対する感受性を決定します。大きな電流ループを持つ回路は、より大きな寄生インダクタンスを持ち、放射されるEMIに対してより感受性が高くなります。 スイッチング信号におけるリンギング。回路内の寄生インダクタンスは、信号がレベル間で切り替わる際の 過渡応答の減衰レベルを決定します。回路内の寄生キャパシタンスと併せて考えると、これら二つの量は過渡応答の自然周波数と減衰振動周波数を決定します。 DC、低速、高速信号を詳しく見てみましょう： DC電圧/電流 基板がDC電源で動作する場合、リターン電流は信号トレースの直下ではなく、供給リターンポイントに直線的に戻るため、リターンパスを実質的に制御することはできません。これは、大きな寄生インダクタンスのために基板がEMIに弱くなることを意味します。電源が切り替わらないため、過渡振動がないと思われがちですが、マイクロストリップトレースがグラウンドプレーンのギャップを越えてルーティングされている場合でも、EMIの感受性の問題は依然として存在します。DCループのインダクタンスをできるだけ低く保つべきであり、ループインダクタンスを減らすためには、グラウンドプレーンのギャップを越えるルーティングを避けるのが最善です。 低速信号 DC信号と同様に、リターンパスは回路のループインダクタンスを決定し、これが EMI感受性および過渡応答の減衰を決定します。ループインダクタンスが大きい場合、減衰率は低くなり、DC信号の場合と同様に、グラウンドプレーンのギャップを越えてルーティングするとループインダクタンスが増加し、信号の整合性、電力の整合性、およびEMIに影響を与えます。 残念ながら、低速信号はある種の遺物であり、TTL以上の速度のロジックを使用するすべてのボードは高速回路として振る舞います。低速信号（一般に数十nsの立ち上がり時間とそれより遅い）では、特定の回路のリンギング振幅は通常、低く抑えられていたため、気づかれないことが多かったです。したがって、信号がグラウンドプレーンのギャップを越えてルーティングされない限り、ループインダクタンスは通常、激しいリンギング、EMI感受性、および関連する電力整合性の問題を防ぐのに十分に低かったです（下記参照）。 高速信号 低速で動作するように設計された基板に高速信号を流すと、与えられた回路ループのインダクタンスに対して、リンギングの振幅が大きくなります。これは、基板内のループインダクタンスをできるだけ小さく保つ必要性を再び示しています。目標は、与えられた相互接続においてリンギングの振幅を減少させるために、できるだけ多くの減衰を提供することです。再び、グラウンドプレーンのギャップを越えてルーティングすることで、ループインダクタンスの増加を避けることができます。さらに、高速回路を運ぶ信号層の下にグラウンドプレーンを配置することで、相互接続全体を通じてループインダクタンスができるだけ低くなるようにする必要があります。