パワーインテグリティ

Thought Leadership SMPS回路設計：どのスイッチング周波数を使用するか？ネットワークスイッチの電源供給電力エレクトロニクスおよびスイッチングモード電源（SMPS）の設計者は、高いスイッチング周波数を使用するとシステム内のスイッチング損失が増加する可能性があることを知っておくべきです。しかし、電源とそれに含まれるコンポーネントの小型化を推進する中で、設計者はSMPS回路設計において高いスイッチング周波数を使用することが求められます。これにより、スイッチング損失やノイズがシステム内で深刻な問題となることがあります。ほとんどのエンジニアリングの決定と同様に、適切なスイッチング周波数を選択することは、コンポーネントのサイズを小さくする、損失を減らす、ノイズを取り除くというトレードオフのセットを伴います。これら3つを同時に達成することは難しい、または不可能です。しかし、賢いPCBレイアウトの決定を行うことで、SMPS回路における高周波数とエッジレートの必要性と、ノイズを最小限に抑える必要性とのバランスを取ることができます。 SMPS回路における周波数、損失、ノイズの最適化 SMPSがより小さなコンポーネントで動作するためには、スイッチングPWM信号を高い周波数で動作させる必要があります。出力インダクタ、キャパシタ、およびダイオードは、出力を通じてDC電力を伝達するように設計されており、スイッチングノイズ、入力電圧からの残留リップル（例えば、整流回路からのもの）、および入力に存在する可能性のある任意の不要な高調波をフィルタリングします。言い換えると、出力はある特定の帯域幅内でローパスフィルター（実際には、これはRLCバンドパスフィルターです）のように機能します。このフィルターのロールオフ周波数を定義することができます（スイッチングデジタル信号のニー周波数と混同しないでください）。 PWMスイッチングノイズが出力を通じて伝播するのを防ぐためには、PWMスイッチング周波数は回路のロールオフ周波数よりも大きくなければなりません。SMPS回路でバックまたはブーストトポロジーを使用している場合でも、出力のロールオフ周波数は出力キャパシタンスとインダクタンスに反比例します。言い換えると、十分に高いPWMスイッチング周波数を使用すれば、SMPS回路でより小さなコンポーネントを使用できます。バックブーストSMPS回路図一般的に、SMPS回路におけるPWM信号の切り替え周波数が損失の主要な決定要因であり、それが熱に変換されると考えられています。高い周波数を使用する際のこの問題は正しいですが、周波数だけがMOSFETの損失を決定する唯一のパラメータではありません。実際には、SMPS回路で使用されるパワーMOSFETでは、エッジレートがSMPS回路の発熱損失の重要な決定要因です。回路要素が理想的であるとは限りませんが、適切でない場合にそれらをそう扱いがちです。上記のMOSFETにも同じことが当てはまります。PWM信号が0Vに落ちたとき、MOSFETが完全にオフにならず、エッジレートが遅すぎると導通し続けることがあります。PWM信号のエッジレートを上げると、MOSFETは完全にサイクルされ、OFF状態での導通が少なくなります。これは、実際には切り替え周波数を高い値に設定しても、電力損失を減少させます。高いPWM周波数と速いPWMエッジレートの組み合わせにより、SMPS回路で使用されるコンポーネントを小さくすることができます。電力損失（つまり、熱放散）が低いため、小さなヒートシンクを使用できます。しかし、高周波数のPWM信号は強く放射し、速いエッジレートは回路内で過渡応答を引き起こします。この挙動は、MOSFETパッケージとボードレイアウトレベルでの寄生容量と寄生インダクタンスに完全に関連しています。SMPS回路が寄生インダクタンスが最小限になるようにレイアウトされていることを確認する必要があります。賢いレイアウト選択でSMPSのノイズスパイクを減らす SMPS回路（ダウンストリームPDNを含む）の寄生インダクタンスは、SMPS回路の電圧スパイクの大きさを決定します。寄生容量もSMPS回路の電圧/電流スパイクに寄与しますが、これが支配的になるのはkVレベルで作業している場合です。寄生インダクタンスによるこの特定の電圧スパイクは、SMPSレイアウトの回路ループを占有し、コンポーネントを故障のポイントまでストレスさせる可能性があります。高速なエッジレートを使用すると、SMPS回路に大きな過渡電流が誘導されます。標準厚さのFR4上の比較的短いトレース（数cm）でも、約10nHの寄生インダクタンスがあります。PWM信号の急速な立ち上がりエッジと数アンペアのON電流が、数ボルトのスパイクを誘導することがあります。時間が経つにつれて、これはコンポーネントにストレスを与え、SMPSの故障につながります。高いスイッチング周波数と速いPWMエッジレートを使用すると、このインダクターやこれらのキャパシターよりも小さいコンポーネントを使用できます。この課題を克服することは難しい場合があり、SMPS回路の寄生成分を抽出することが必要です。これらの回路を設計する際の典型的な戦略は、機能を検証するために回路図からシミュレーションを実行し、プロトタイプを作成した後にテストを行うことです。ここで概説されたガイドラインを活用すれば、動作するデバイスを得るために必要なプロトタイピングの回数を減らすことができるでしょう。 Altium Designer^®の設計ツールは、SMPS回路を設計し、製造と組み立てに持ち込むことができる強力なレイアウトを作成するのに理想的です。

高速信号の長さ合わせ：トロンボーン、アコーディオン、およびノコギリ波チューニング

Thought Leadership 高速信号のための長さマッチング：トロンボーン、アコーディオン、およびノコギリ波チューニング昔々、高速信号の長さ合わせガイドラインは、異なるトレース長調整スキームを手動で適用しながら生産的に作業できるほどのスキルを持った設計者を必要としていました。今日の最先端のインタラクティブルーティング機能を備えた現代のPCB設計ツールでは、設計者はもはやPCBレイアウトで長さ調整構造を手動で描き出す必要はありません。設計者が残された選択肢は、どの長さ合わせスキームを使用するかを決定することです：トロンボーン、アコーディオン、またはノコギリ波ルーティング。では、これらの異なるオプションの中で、あなたの高速設計に最適なのはどれでしょうか？十分に幅の広いトレース（つまり、HDI領域ではない）とGHz近くの帯域制限された信号を使用する場合、mmWaveやサブmmWave領域でアナログ信号を扱う際に見られる複雑な共振問題について心配する必要はありません。しかし、高速PCB設計における長さ合わせを行う際には、伝送線と信号完全性の振る舞いに関していくつかの重要な点を考慮する必要があります。高速信号のための長さ合わせオプションパラレルバスで複数の信号間の長さ調整が必要である場合や、単に差動ペアの両端を長さ合わせする必要がある場合でも、何らかの方法で長さ調整を行う必要があります。低速では、これらの信号の立ち上がり時間が長いため、異なる長さマッチングスタイル間の違いは表面的です。これらの違いは、エッジレートが速くなるとより明確になり、長さ調整構造に入力するインピーダンスが目立ち始め、高周波でのさまざまな構造におけるモード変換の異なるレベルを生み出し始めます。長さ調整オプションを選択する際には、2つの重要な点を考慮する必要があります：バスは単端か、それとも並列か？バスのインピーダンスは制御されていますか？どれくらいの不一致が許容されますか？長さ調整構造は常に3つの問題を引き起こします：入力奇モードインピーダンスの不一致、NEXT、および差動ペアのモード変換。以下に、高速PCBレイアウトで見られる3つの一般的な長さ調整オプションを紹介します。ソートゥース調整長さ調整の最も一般的な例は、ギザギザ調整とも呼ばれることがある鋸歯状調整です。ここに含まれるガイドラインは、この長さ調整構造の元々の意図を反映しており、それはモード変換を制限し、拡張セクション間のクロストークの出現を抑えることです。下の鋸歯状調整の例では、トレースに沿って滑らかな曲がりがありません。トレースは、下に示されているように、正確に間隔を空けるべきです。まず、「S-2S」ルールが下で使用されています。これは元々、長さ調整されたトレースの長さに沿って 45度の曲がりが使用されることを保証するために意図されていました。「3W」ルール（同名のクロストーク防止ルールと混同しないでください！）は実際には上限であり、鋸歯状の拡張部分の長さはWから3Wの範囲であることができますが、このルールに関してはガイドラインによって異なる場合があります。これらの寸法は、トレースの長さに沿った任意のインピーダンス不連続を最小限に抑えるために使用されます。高速信号のための鋸歯状長さマッチング：「3W」ルール。アコーディオン調整アコーディオンチューニングは、しばしば蛇行長チューニングとも呼ばれます。上で示された斜めの延長を使用するのではなく、直線トレースに沿って追加のチューニング長さをより小さな距離に収めるために直交延長が使用されます。以下に示すレイアウトは、異なる距離の複数のトレース延長を使用しています。この方法は、多くの単一終端信号の並列バスを含むアプリケーションでよく見られます。典型的な例はDDRです。これらの信号は時間内での同期が必要ですが、これらのトレースは差動バスの一部ではないため、トレースのペア間で厳密な位相要件はありません。したがって、長さチューニングセクションをどこに配置しても、受信コンポーネントは差動モードノイズと共通モードノイズを区別しないため、問題ありません。これが、DDRインターフェースの典型的なルーティングが以下のようなルーティングになる理由です。高速信号のためのアコーディオン長さマッチング。

Thought Leadership PDNにおけるデカップリング、インダクタ、および抵抗の役割 RFデカップリングキャパシタの役割とは何ですか？私のPCBにデカップリング回路が必要ですか？一部の設計者は、電力分配ネットワークを設計する際に、デカップリング、インダクタンス、および抵抗の役割を見落とすことがあります。