Mobile menu
シミュレーション
ホーム シミュレーション

シミュレーションと解析

シミュレーションと解析は、回路図ではプリレイアウト、完成した物理設計ではポストレイアウトで実行できます。Altium Designer には、SPICEシミュレータ、反射やクロストークのシミュレータ、サードパーティのフィールドソルバとの統合など、両方の領域で成功するためのリソースが含まれています。シミュレーションツールの使用や設計における電気的挙動の解析については、ライブラリのリソースをご覧ください。

PCBシミュレーション PCB Design and Simulation Workflows Altium DesignerのSPICEシミュレーション xSignals in Altium PDN Analyzer for DC Power Integrity
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
電源解析が効果的なPCB設計に不可欠な理由 電源解析が効果的なPCB設計に不可欠な理由 1 min Thought Leadership この焦げる臭いは何でしょう? 自分の試作でないことを願います。 以前、愚かにも木工をやってみようと決心したことがあります。ロッキングチェアのように、何か簡単なものから始めようと考えました。構造や静力学に関する限られた知識を使って、座った途端にばらばらに壊れる椅子を作るのに成功しました。使用したYouTubeのチュートリアルでは、座ると椅子が崩壊する部分には触れていませんでした。普通は、何か作ったら、物理的にテストする前にその道のエキスパートに見てもらうのが良いのでしょう。同じことがPCB設計にも言えます。たとえ優れた設計者であっても、電源のエキスパートであるとは限りません。アルティウムの電源解析ツール PDN Analyzer ご利用のパーソナルコンピュータに、電力のプロが持つ知識を全て提供してくれます。優れた電源解析プログラムでは、発火する試作にお金を使う前に、電流密度、温度の問題、電圧降下をチェックできます。 電流密度と温度 私は、ロッキングチェアを作るとき、支柱の幅を決めるのに、古い「じっと見る」方法を採用しました。そして、その方法では尻もちをつくことが判明しました。PCBのトレースを設計するときにも、同様の方法を採用できます。見て良さそうな幅を選択して配置すると、何がまずいのでしょう? 基板が焼けるかもしれません。電源プレーンがスイスチーズのように見えたり、ビアの負荷が大きすぎると、電流密度や温度が高くなります。電力消費が多い集積回路（IC）を使うと、PCBで発熱が増える場合があります。 電源プレーン: 製品を「過剰に設計」したいとは思いませんが、銅箔のことになると誰も気にかけません。問題が発生するのは、電源プレーンを追加しすぎた場合のみです。とは言っても、設計がますます小さくなる中、電源プレーンは、しばしばサイズが小さくなったり、奇妙な形に変わったります。電源プレーンが小さくなると、 過度の電流密度でボトルネック ができる場合があります。 ビア: ビアも重要です。 ビアの設計で EMIを減らすのに忙しすぎて、ビアが電流にどう関連するかを考えることができません。しかし、ビアは、PCB上に電流を充満させる場合があります。電流密度が高いと高温になり、時にはトレースを溶かすほど高温になることを思い出してください。 IC : 食べ過ぎると、普通の椅子でも重量制限を超える場合があります。新しいICは、多くの電流を消費し、公称トレースの限界を超える場合があります。最近の電子機器は、ますます高速のICを必要としており、より多くの電力を消費します。試作から煙が出始めるまで、どれほどの電流を取り込んでいるか考えないかもしれませんが。 記事を読む
高速PCB設計でシグナルインテグリティを維持するための差動ペア配線 高速PCB設計でシグナルインテグリティを維持するための差動ペア配線 1 min Thought Leadership 配線の状態が良好でない高速信号 私は過去に、お見合いをしたことがあります。ところが、見知らぬ相手の女性は遅刻の常習犯でした。時間通りにレストランに到着した私は20分ほど待った後に、約束をすっぽかされたのだと考えました。もう待つのはやめようと思ったとき、デートの相手が現れました。彼女の到着があと5分遅ければ、私たちが出会うことはなかったでしょう。高速PCBの設計でも、これと同じようなことが起こり得ます。それは、差動ペアが正しく配線されていない場合です。片方の信号が然るべき場所に到着しても、もう片方の信号が現れなければ万事休すです。デートをすっぽかされた信号の気持ちが傷つくことはないとはいえ、シグナルインテグリティーが低下したり、回路がまったく機能しなくなったりする問題が発生します。高速信号のための信頼できる橋渡し役として、双方が予定通り出会えるように配線を行う必要があります。 差動配線に関するヒントとテクニック その後も私たちはデートを重ねましたが、私は相手が時間を守れるようにするためにいくつかのトリックを使いました。相手を騙すことは道徳的に議論の余地があるでしょう。ただし、このトリックの対象が差動ペア信号であれば、時間厳守を徹底させることでシグナルインテグリティーを確保できます。下記のヒントを参考にして、タイミングを踏まえた差動ペア配線を行いましょう。 等長配線: 等長配線は差動ペア配線の最優先事項でしょう。片方の信号を放置したまま、もう片方だけで作業を進めるのは厳禁です。差動ペアの配線長が一致しないと、タイミング差によって相殺的干渉が発生し、シグナルインテグリティーが低下してしまいます。デートの相手の身長に対する好みが人によって違うのと同じように、配線長の不一致に対する耐性はそれぞれの回路によって異なります。設計を開始する前に、差動ペアを比較して、配線長の不一致に対するそれぞれの耐性を確認してください。 並行配線: 差動ペア配線では並行配線が最善策です。並行配線はEMIを解消するだけでなく、等長配線にも役立ちます。 電気的なクリアランスと沿面: 人間で言えば、今の恋人と昔の恋人に相当するように、それぞれ差動ペアはできるだけ近接させないことが肝心です。近接して配線した複数の差動ペアは、必ずマイナスの影響を及ぼし合います。十分な距離を保ことで、優勢度に関する衝突とEMIを最小限にすることができます。 差動ペアは、EMIの影響を受けやすいコンポーネントにも近接させてはなりません。この距離はクリアランスと沿面の両方で測定されるものです。回路の クリアランスと沿面の要件は、さまざまな方法を使って満たすことができます。 差動ペアをこのように配線しないこと 鋭角は厳禁: 差動ペアは方向を一切変えることなく、まっすぐに配線することが最善です。とはいえ、PCBのレイアウトがそれを許さないこともあるでしょう。女性のなかにはなめらかな体型の男性を好む人もいますが、差動ペアは「必ず」なめらかなカーブを好みます。カーブが鋭角になると、はるかに多くのEMIが発生するため、方向を変える場合は45度以内にすることが望ましいでしょう。EMIはカーブの内側と外側で発生し得るため、これを両方で考慮に入れることが重要です。 ビア: 一度に複数の恋人がいるのは、褒められたものではないでしょう。それと同じように、たくさんのビアを使うのも得策ではありません。ビアの配置は、シグナルインテグリティーの低下がわずかな場合にしか保証されません。ビアを使い過ぎるとシグナルインテグリティーが大幅に低下し、差動ペアで破壊的な反射が発生する恐れがあります。 PCBでビアを使わざるを得ない場合は、必ずスタブ長を短くするか、スタブのバックドリルを行ってください。ビアスタブは開口部のある伝送線路として機能するため、 信号反射が増加します。スタブ長によっては、信号が180度の角度で差動ペアに反射され、有効な反射が無効になることもあります。スタブのマイナスの影響を抑制するための一番の方法は、ブラインドビアまたはベリードビアを使用するか、ビアスタッズにバックドリルを行って、スタブ長を最小限にすることです。ただし、これらの方法はすべて製造コストを引き上げるため、予算が厳しい場合は距離を離した基板層でビアを接続するとよいでしょう。8層の基板では、1～7の接続に1～2の接続よりも短い未使用のスタブを使用します。 また、ビアが原因で発生する信号遅延量も一致させることが重要です。これについては、差動ペアの各伝送線路で同じ数のビアを使用するか、ビアが足りないほうの伝送線路に相応の蛇行配線を追加することで対処できます。誰もデートの邪魔者にはなりたくありません。すべてを均等に調和させるようにしてください。 記事を読む
混合信号システムにおけるEMIを適切なPCBグラウンド設計を使用して減少させる方法 適切なPCBグラウンディング設計で混合信号EMIを低減します 1 min Blog これらのPCBグラウンディング設計の実践を使用して、混合信号PCBレイアウトでEMIを防止するのに役立ててください。 記事を読む
EMI/EMC設計: AC信号およびDC信号の絶縁によるPCBノイズリダクション EMI/EMC設計: AC信号およびDC信号の絶縁によるPCBノイズリダクション 1 min Blog AC信号およびDC信号は、動作のために両方を使用するデバイスにとって重要です 高校で、物理の先生がいつもEdisonとTeslaの「電流戦争」について話してくれたものです。当時は、Edisonが直流送電（DC）を好んで使用し、Teslaが交流電力（AC）を好んだ理由など、全く関心がありませんでした。それが、PCBのACシステムとDCシステムの間で起きる「電流戦争」を直接体験するようになって変わりました。今日、多くのPCBはACとDCの両方の回路を使用します。ACとDCがぶつかると、多くの場合電磁妨害（EMI）という形で問題が起きます。幸い、「電流戦争」と同じように事態は治まります。最新のPCBでは、ACとDCの信号は協調的に共存できます。カギは絶縁です。 電磁妨害からの絶縁 AC回路とDC回路の間の干渉を管理する簡単な解決策がいくつかあります。主に、コンポーネントの遮蔽、システムの隔離、専用電源、十分な基礎知識、非橋絡絶縁などです。 遮蔽: ご存知のとおり、EMIを放射する可能性のあるコンポーネントはPCBに多数あります。電源、ICクロック、オシレーターなど、いずれもACコンポーネントと干渉する可能性があります。「ノイズを発する」DCコンポーネントからのEMIを制限する、あるいは影響されるACコンポーネントを保護する方法の1つとして、ノイズの単純な遮蔽があります。遮蔽は基本的に、筐体内の空気を通じて放射されているEMIが遮蔽された回路を妨害しないことを保証します。したがって、保護や制約が必要なものがある場合は、人類が何百年も行ってきたことを行い、金属ボックス内に配置します。マルチレイヤー基板がある場合は、シールドとしてグランドプレーン層を使用することもできます。効果的である一方、遮蔽は基板の重量とコストが増加するので、EMIの低減と他の問題とを注意深く比較検討してください。 基板が単純でも複雑でも、AC/DCの隔離によるメリットはあります 隔離: EdisonとTeslaが同じ部屋にいたら、お互いに聞きたいことが必ずあったはずです。ないとすると、より物理的な妨げによるものでしょう。幸い、この2人は通常離れていたので、ACコンポーネントとDCコンポーネントはそれぞれの導線につながっていたはずです。チップでもトレースでもACシステムとDCシステムをPCB上に相互に離して配置すると、システム間に「クロストーク」がない状態を確保できます。ACとDCのシステム間に物理的な距離をとる十分なスペースが基板上にない場合は、隔離が必要なコンポーネント間のグランドプレーンにギャップを設けることもできます。グランドプレーンのギャップは、プレーンを流れる電流を強制的にギャップの周りに流します。この方法は、戦略的に使用して、反応しやすいシステムの周りに電流を経路変更できます。要するに、配線を交差しないということです。単純な回路では簡単にうまく隔離できますが、より複雑な回路ではかなり難しくなります。ACとDCの隔離のために最善を尽くしてください。ただし、最適な結果を得るのは難しい場合があることを覚えておいてください。 電源: 各AC/DC PCBでは、ACコンポーネントとDCコンポーネントに別々のパワーレールが必要です。DCコンポーネントは、電源からスパイクを引き起こし、電圧過渡になる可能性があります。ACコンポーネントはこの電圧過渡で動作する（あるいは動作しない）場合がある一方で、このとき最高能力で動作することはありません。電圧過渡が極端な場合、ACコンポーネントはエラーを発生するか、完全に動作を停止します。電源を別にすることは不便かもしれませんが、チップが動作しないよりはましです。 接地: ご存知のように、AC/DC回路の接地は複雑な問題です。あまりにも複雑なため、この記事では完全に掘り下げて考えることができません。しかしながら、アドバイスを提供することは可能です。接地グリッドまたはプレーンの電流のリターンパスを確認してください。DC電流は、最小の抵抗性インピーダンスパスに流れる一方で、ACのリターン電流は最小のリアクタンス性インピーダンスパスに流れます。ACのリターン電流では、最小リアクタンス性インピーダンスのパスは常にトレースの下にあります。リターンパスは忘れがちですので注意してください。グランドプレーンをチェックして、電流のリターンパスをトレースしてください。前の「隔離」の推奨事項も適用して、配線が見えない場合も、配線を交差しないようにしましょう。 橋絡（しない）: 読者の皆様は、私が提供した（すばらしい）全てのアドバイスに従った場合、2つの適正に隔離されたACシステムとDCシステムを持っているはずです。プレーンにギャップがあり、それらの橋絡を考えているなら、お止めください。この記事全体は、AC/DCの隔離について書いていますので、橋絡を行うと、これまでのアドバイスは全く意味がなくなります。 PCB設計ソフトウェアが、AC信号とDC信号が隔離された基板の設計をサポートします ソフトウェアによりACとDCを隔離する方法 経験に基づくこれらの方法は、よいアドバイスかもしれませんが、実施計画なしに活用することはできません。ここで PCB基板設計ソフトウェアの出番です。隔離は、PCB設計を色分けすることで完了できます。ACおよびDCシステムは、それぞれに異なる色を割り当てることにより、トラッキングできます。両システムが物理的にも電気的にも相互に隔離されていることを確証できます。方法については、 記事を読む
わずか4つのステップで電源分配ネットワークを最適化する方法 わずか4つのステップで電源分配ネットワークを最適化する方法 1 min Thought Leadership 最近の設計者は、電源分配ネットワーク（PDN ）インテグリティという、従来考える必要のなかった問題に直面しています。私たちは皆、何十年もの間、シグナルインテグリティーの必要性を感じてきましたが、その間、パワーインテグリティーは、脇に置かれてきました。従来は、専用の電源プレーンを使用するスペースが多くありました（動作に必要なものをデザインに容易に含めることができました）。 しかし、設計の物理的な制限を押し広げ、より小さなフォームファクターに、より多くのコンポーネントを詰め込み続ける中、フォームファクターの縮小を続けながらPDN を最適化する方法が必要となっています。物理的な試作やシミュレーションのエキスパートに頼らないで、設計環境で直接、電源プレーンの形を最適化できれば、どうでしょう? PDN Analyzer powered by CST® は、Altium Designer ワークスペース内でPDN インテグリティーへの道を提供します。従来は非常に長く骨の折れた解析プロセスを、単一の設計環境で完了できる複数のステップに分割できるようになりました。リアルタイムで変更を行い、解析を再実行できます。 PDN Analyzer を使って、わずか 4 つのステップで簡単に PDN を最適化できる方法を説明します。 記事を読む
設計の問題を手遅れになる前に対処する方法 設計の問題を手遅れになる前に対処する方法 1 min Thought Leadership 製造後の問題に悩まされることがないように、PCBの品質テストを超えてどのような対策を講じていますか？その鍵は分析の自動化にあります。続きを読んでさらに詳しく学びましょう。 “ 現在製造中のボードでPDN Analyzer™を実行し、自分が犯したミスをすでに発見しました。ビアで覆われたフットプリントを持っていて、それらをブラインドビアにするのを忘れていました。その結果、パワープレーンが消費されてしまっていました。製造に入る前にこれらの問題を特定するのに非常に役立つツールであることが証明されています。” RFエンジニア - 政府契約業者 誰もが同じ悪夢を見ます。新しくリリースした製品が、高価なエラーのために現場での対応が必要になったり、何時間もかけて設計した製品がリコールされなければならなくなったりするニュースの悪い側で目覚めることです。 これらの状況は、会社全体に悪影響を及ぼす可能性があります。そして、消費者が声を上げるこの時代には、世界中の人々が見ることができるヘイトフィルドのハッシュタグを着地させるかもしれません。このシナリオを考えると、現場でのエラーの影響を軽減するために何かできることはあるのか、それともそれが運が味方しない時のエンジニアリングの性質なのかと疑問に思います。 現場での災害への伝統的な道 あなたはボードの加速寿命試験の最終結果を受け取ったばかりで、すべてが良好で生産の準備が整っているように見えます。この寿命試験プロセスの背後にある前提はかなり単純です - 生産に相当するプロトタイプが品質テストフェーズを通過すれば、信頼性の高いPCBを持つことになるはずですよね？間違いです。 実際には、PCBが現場でさまざまな条件と使用ケースの下で耐える長期間のストレスをテストすることは不可能です。今日私たちが設計する製品は、主に密度と速度によって駆動される増加したICの消費電力を持っています。そして、この増加した密度と速度のニーズを、電力需要の削減と組み合わせると、電力分配ネットワーク（）は、増加する電流速度でより低い電圧を供給する電圧レールの複雑な迷路になります。 この高電流密度の混合物を投げ合わせると、次のような状況に自分自身を見つけるかもしれません： ピンチポイントからのPCBの剥離と融合。 熱による銅の抵抗の増加が起こり、電圧の低下を引き起こす。 熱の影響により、ますます複雑な電力管理の課題が増加。 増加したボード密度と速度を低消費電力でナビゲートすることは容易な作業ではありません。では、保守的な経験則や限定的なプロトタイプシミュレーションに頼ることなく、ボードに十分な金属を提供したことを確認するためには、どうすればよいのでしょうか？ 生産前ではなく、生産後の変更を理解する 記事を読む
高速設計プロセスにおけるシグナルインテグリティ分析の採用方法 高速設計プロセスにおけるシグナルインテグリティ分析の採用方法 1 min Thought Leadership 設計が複雑になるにつれて、信号整合性の問題のリスクが高まります。設計プロセスに信号整合性シミュレーションを採用することで、リスクを軽減し、リソースを保護することができます。さらに詳しく読んでみましょう。 現実の信号の動作は、大学で教えられる理論的な応用とはしばしば大きく異なり、その結果、理論から実践への移行は予測不可能な結果につながることがよくあります。信号は損失、クロストーク効果、反射、スキン効果など、さまざまな方法で乱される可能性があります。これらの信号の乱れは、しばしば高額な代償を伴う深刻な影響を引き起こす可能性がありますが、そもそもこれらの問題をどのように回避できるのでしょうか？ リスクとは何か？ 信号の歪みに関連するリスクと結果は、原因によっていくつかあります。例えば、反射の問題を見てみましょう。信号は送信機から受信機に送られますが、受信機のピンでエネルギーのオーバーフローが観察されることがあります。これは下の図1で示されています。 図1 - 受信機のピンから観測されるエネルギーのオーバーフロー この効果を観察するとき、チップを焼損させる可能性のあるオーバーシュートや、デバイスを二回切り替える可能性のあるアンダーシュートなど、信号のさまざまな歪みが見られます。この状況では、デバイスを再び切り替える可能性のあるリングバックにも注意を払うべきです。どちらの場合もリスクは高く、以下を含みます： プロトタイプと再設計のための追加コスト。 製品が市場に出たときに機能しないシステム。 顧客から返品された際の修理または交換。 では、設計で信号整合性の問題を避けるにはどうすればよいでしょうか？物理的なプロトタイプを必要とせずに、初期開発段階で信号整合性を分析する方法があったらどうでしょうか？ Altium Designer®での信号整合性分析 Altiumには、ボード上の信号の乱れや歪みを検出するのに役立つ信号整合性分析ツールが含まれています。これは、設計プロセスの早い段階で信号の問題を検出するのに役立ち、レイアウトを行う際により良い判断を下すことができます。ボードが完成し、ルーティングとすべての銅領域が配置された後、ポストレイアウト分析を利用して、信号の実際の乱れを確認することができます。 信号整合性分析によるリスクの軽減 設計が時間とともに複雑になるにつれて、設計内の信号の乱れの危険性が高まります。Altiumの信号整合性シミュレーションを活用することで、高速アプリケーションの複雑さをうまくナビゲートすることが容易になります。 設計フローに信号整合性シミュレーションツールを導入する方法についてもっと学びたいですか？無料のホワイトペーパー 高速設計プロセスにおける信号整合性の採用を今すぐダウンロードしてください。 記事を読む