Mobile menu
シミュレーション
ホーム シミュレーション

シミュレーションと解析

シミュレーションと解析は、回路図ではプリレイアウト、完成した物理設計ではポストレイアウトで実行できます。Altium Designer には、SPICEシミュレータ、反射やクロストークのシミュレータ、サードパーティのフィールドソルバとの統合など、両方の領域で成功するためのリソースが含まれています。シミュレーションツールの使用や設計における電気的挙動の解析については、ライブラリのリソースをご覧ください。

Altium DesignerのSPICEシミュレーション How to: Simulation and Analysis Circuit Simulation Documentation
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
高電力設計用のPCBトレース幅と電流の関係表 高電力設計用のPCBトレース幅と電流の関係表 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 銅は融点が高く強力な導体ですが、温度を低く保つための工夫が必要です。これは、温度を特定の制限内に保つために、電源レールの幅を適切にサイズ設定する必要がある箇所です。ただし、ここでは、特定のトレースを流れる電流を考慮する必要があります。電源レール、高電圧コンポーネント、および熱に敏感な基板のその他の部分を使用する場合、レイアウトで使用する必要がある電源トレース幅を、PCBトレース幅と電流の関係表を参照して決定できます。 もう1つのオプションは、IPC-2152/IPC-2221規格の計算機を使用することです。また、PCBトレース幅と電流の関係表は必ずしもすべてを網羅しているわけではないため、IPC規格の等価トレース幅と電流のグラフの読み方を知っておくと役立ちます。この記事で必要なリソースを確認します。 高電流設計で低温を保つ PCB設計と配線においてよく浮かぶ質問の1つは、任意の電流に合わせてデバイスの温度を特定の制限内に維持するため、またはその逆の状況で求められる推奨電源トレース幅を決定することです。典型的な運用上の目標は、基板の導体温度上昇を10～20°C以内に保つことです。また、高電流設計における目標は、温度上昇が必要とされる動作電流の制限内に収まるようにトレース幅と銅箔重量を調整することです。 IPCは、特定の入力電流に対するPCBトレースの温度上昇を適切にテスト・計算するための規格を開発しました。これらの規格がIPC-2221およびIPC-2152であり、どちらにもこれらのトピックに関する大量の情報が含まれています。明らかに、これらの規格が対象としているものは極めて広範で、ほとんどの設計者は、すべてのデータを解析してトレース幅と電流の関係を明確にする時間がありません。そこで、こちらで、電流と温度上昇を関連付けるのに役立ついくつかのリソースをまとめました。 トレース幅と電流の関係表（ 下記参照） トレース温度上昇用 IPC-2221計算機 トレース温度上昇用 IPC-2152計算機 以下の動画では、関連するIPC規格について概説し、予測力と適用性に関してそれらがどのように異なるかを説明しています。また、電流制限を計算するためのリソースや、特定の入力電流に対して予想されるトレース温度の上昇も示しています。 PCBトレース幅と電流の関係表 IPC 2152規格は、トレースとビアのサイズを決定する第一歩となります。これらの規格で指定されている式は、特定の温度上昇に対する電流制限を計算するための簡単なものですが、制御されたインピーダンス配線は考慮されていません。とは言え、PCBトレース幅と電流の関係表を参照することは、PCBトレース幅/断面積を決定する優れた方法です。これにより、トレースで許容される電流の上限を効果的に決定できます。これを使用して、制御されたインピーダンス配線用のトレースのサイズを決定できます。 高電流で動作する基板で温度上昇が非常に大きな値に達すると、基板の電気的特性が高温で対応する変化を示すことがあります。基板の電気的および機械的特性は温度によって変化し、基板は高温で長時間使用すると変色したり壊れやすくなったりします。そのため、私の知り合いである設計者たちは、温度上昇が10°C以内に収まるようにトレースのサイズを決めています。これを行うもう1つの理由は、特定の動作温度を考慮するのではなく、幅広い周囲温度に対応するためです。 以下のPCB電源トレース幅と電流の関係表は、銅箔重量1 オンス/平方フィートで温度上昇を10°Cに制限する多くのトレース幅と対応する電流値を示しています。PCBのトレースサイズの決定方法に関する説明は以上です。 電流 (A) 記事を読む
高速信号のための遅延調整：知っておくべきこと 高速信号のための遅延調整：知っておくべきこと 1 min Thought Leadership PCBにおける長さが一致したライン オシロスコープで2つの信号の読み取りを見ると、信号トレース間の長さ/タイミングの不一致が下流のゲートを不適切にトリガーすることがどのようにして起こるかがわかります。マスタークロック信号の伝達時間と、異なるコンピュータインターフェースで送受信されるデータの往復時間を見ると、状況はさらに悪化します。SDRAMは、スレーブデバイスにクロックを配置し、取得したデータと一緒にクロック信号を送信することで、この問題をうまく解決しています。一方、他のインターフェース（USB 3.0、SATAなど）は、データから直接クロック信号を抽出します。 私たちの残りの部分にとって、複数の並列インターコネクト、差動ペア内のトレース、そしてクロック信号の間での遅延調整は、データが正しい場所に正しいタイミングで到着することを保証します。長さ調整スキームを適用するには、単なる長さではなく、異なる信号/インターフェース標準での信号遅延時間を扱う必要があります。遅延調整の設計と信号を同期させるために知っておくべきことはこちらです。 遅延調整対長さ調整 長さ調整と遅延調整は基本的に同じ考え方を指します。目標は、一致したネット群内の信号トレースの長さを同じ値に設定することです。この考え方の目的は、すべての信号がある制約されたタイミングの不一致内で到着するようにすることです。一致したグループ内で二つの信号トレースが不一致の場合、通常の方法は、より短い信号トレースにいくつかの迂回を追加することによって遅延を追加し、信号を同期させることです。 トロンボーン、ノコギリ波、アコーディオンの迂回は、トレースに遅延を追加する典型的な方法です。 クロック信号と複数の信号線の間、差動ペア内、またはクロック線がない複数の差動ペア間で遅延調整を適用する場合でも、信号の特定のタイミング許容範囲を知る必要があります。SerDesチャネルの差動ペア受信機とコンポーネントでは、各信号間で許容される長さの不一致を決定する制限要因は、信号の立ち上がり時間とインターコネクト内の伝播遅延です。 異なるデータレートで動作し、 異なる信号規格を使用するインターフェースは、異なる許容される長さまたはタイミングの不一致を指定します。これらの不一致値は通常、FR4上で作業していると仮定していますが、異なる誘電率定数を持つ基板上でのより専門的な設計は、異なる長さマッチングの制約を伴います。ボードのI/Oチャネルを計画する際には、ボードの許容される長さの不一致値を調べ、この許容される不一致をタイミングの不一致に変換する必要があります（下記の方程式を参照）。 タイミングの不一致を扱う タイミングの不一致を長さの不一致の代わりに扱うことは、遅延調整の中心的な考え方です。長さの不一致のみを考慮するPCB設計ソフトウェアを使用している場合は、特定の基板に対して正しい長さの不一致を計算する必要があります。長さの不一致は、特定の基板での信号速度（単位：in./ps）にタイミングの不一致を乗じたものに等しいです： 信号速度の方程式（単位：in./ps） 一般に、 誘電率が大きい基板は信号速度が低下し、これにより2つの信号間の許容される長さの不一致が増加します。同様に、標準コンポーネントを過剰に駆動している場合、立ち上がり時間が短くなり（スルーレートが高くなり）、タイミングに対する制約も厳しくなります。一次近似として、信号の立ち上がり時間を半分にすると、許容されるタイミング制約も半分に切り下げるべきです。 許容される不一致は、通常、立ち上がり時間ではなく、クロック周期の許容誤差の観点で定義されます。与えられたクロック周期において、許容される長さの不一致は信号速度に反比例します。誘電率（例えば、FR4）を仮定して引用される長さの不一致がある場合、 特定の基板材料の信号速度を使用して長さの不一致を変換する必要があります。 差動ペアにおける位相の不一致 「位相ミスマッチ」という用語は、長さ調整や遅延調整と同じ文脈で使われることがありますが、 差動ペアを扱う際に重要な影響を及ぼします。差動ペアのルーティングでは、異なるペアが変則的に配置されたビアを通過する必要がある場合など、ペアの各端が非結合状態になる短い領域が生じることがあります。これは、ペア全体の長さが不一致であることに加えて、一致させる必要がある複数のペアがある場合もあります。 記事を読む
EMIを防ぐために、マルチレイヤーグラウンドリターンパスをたどりましょう EMIを防ぐために、マルチレイヤーグラウンドリターンパスをたどりましょう 1 min Thought Leadership 複雑な多層PCBでは、グラウンドへの戻り経路をたどることがすぐに複雑になります。PCBが少ない層数を持つ場合（例えば、2つのプレーン層を持つ4層ボード）、戻り経路を特定し、EMIを防ぐために意図的に設計することは比較的簡単です。しかし、層数が多い場合には状況がより複雑になります。複数のプレーン層と導体がグラウンド戻り経路を形成することがあり、その導体がグラウンドに接続されていない場合でもです。ここで、グラウンドプレーンと参照プレーンを区別することが役立ちます。なぜなら、両方ともPCB内の戻り経路の一部を形成することができるからです。 グラウンド戻り経路対参照プレーン 参照プレーンは、信号伝送経路の固有の部分です。それらがボード内に意図的に配置されているか（例えば、信号トレースのためのグラウンドプレーン）、または信号トレースに近接している意図しない参照プレーンであるかは、ボード全体の信号トレースの位置を慎重に追跡しない限り、判断が難しいかもしれません。信号のグラウンド戻り経路は、実際にはグラウンドを通過しないかもしれません。それはシャーシ、電源プレーン、または他の接地された導体を通過する可能性があります。 リターンパスが基板内のどこを通っても、常に基板上の低電位点、つまり電源に戻るグラウンドリターンポイントに戻ろうとします。リターン信号がシャーシ、電力平面、または他の導体に誘導された場合でも、グラウンド導体とより高い電位を持つ導体との間の電位差により、グラウンドに引き戻されます。 信号が伝播する際の リンギングの特性であるだけでなく、信号のリターンパスは以下の振る舞いを決定します： EMIの感受性。 リターンパスによって作られるループのインダクタンスは、回路の EMIへの感受性を決定します。大きな電流ループを持つ回路は、より大きな寄生インダクタンスを持ち、放射されたEMIに対してより感受性が高くなります。ループがタイトな場合、ループのインダクタンスは低くなります。これは、高速信号トレースを隣接層の基準平面に近づけて配線する理由の一つです。 混合信号基板における干渉。信号を運ぶ導体と最も近い基準導体との間の寄生容量、および回路によって作られるループは、スイッチング信号によって見られるリアクタンスを決定します。リアクタンスは信号の周波数成分の関数であるため、信号の戻り経路は中程度の周波数で予測しにくくなります。 このガイドを読んで、単一の平面層に対する混合信号の戻り経路を設計する方法についてもっと学びましょう。 コモンモードノイズ経路。一度特定のトレースに誘導されたコモンモードノイズは、信号がグラウンドに戻るのと同じ経路をたどろうとします。コモンモードノイズによってたどられる正確なグラウンド戻り経路は、信号によって見られるリアクタンスを決定するその周波数成分に依存します。 複数の平面層を持つ 多層スタックアップで配線している場合、状況はさらに複雑になります。信号経路に沿って基準導体が変わる可能性があります。初期の基準平面を決定する主要な量は、信号トレースと近くの導体との間の寄生容量と回路のインダクタンスです。寄生インピーダンスは、インダクタンスのおかげで隣接する導体に局所化されていないことに注意してください。これは、多層基板において複雑なグラウンド戻り経路を作り出す可能性があります。 これらのトレースのグラウンドリターンパスを追跡できますか？ 確かなグラウンドリターンパスへの回帰 上記の内容を読んでまだ、 複雑なPCBでのリターン電流がどうなるのか疑問に思っているなら、電流がグラウンドプレーンや他の接地された導体に結合されるのはなぜか、そしてそもそもそれが起こる理由は何か、と自問自答しているかもしれません。これらはどちらも妥当な質問です。 隣接する導体間の寄生 まず二番目の質問に答えることで、最初の質問への答えを説明するのに役立ちます。リターンパスが導入される場所は、信号トレースと隣接する導体間の容量と、信号トレースと該当する導体によって形成される回路の自己インダクタンスに依存します。これらの量が合わさって、信号によって見られるインピーダンスを決定します。 記事を読む
PCB内の信号歪み：原因と解決策 PCB内の信号歪み：原因と解決策 1 min Thought Leadership 高速信号の長さ合わせは、すべて同期に関するものです... 信号の歪みは、信号の整合性や回路分析に関する多くの議論でしばしば触れられるだけのものです。より多くのネットワーク製品が高速で動作し、複雑な変調方式を使用するようになると、信号の歪みがビットエラー率に寄与する深刻な問題となることがわかります。歪みの源は、電気的な相互接続でのデータレートの速度向上を妨げる主要なボトルネックの一つとして挙げられています。 同じ問題は、特に10GHz台の周波数で動作するアナログ信号においても見られます。RF/ワイヤレス領域の設計者は、設計、テスト、測定中にこれらの信号の歪み源を理解する必要があります。 線形対非線形の信号歪み 信号の歪みのすべての源は、線形または非線形として分類することができます。それらは調和波の生成という点で異なります。非線形歪みの源は、信号が源を通過する際に調和波を生成するのに対し、線形信号歪みの源は調和波を生成しません。歪みの両方の源は、信号を構成する周波数成分の大きさと位相を変更することができます。 信号の歪みの異なる源は、帯域幅の歪み源と特定の信号の周波数内容に依存して、異なるタイプの信号（アナログまたはデジタル）に異なる影響を与えます。信号の歪みの異なる源は、変調のタイプに応じて、変調された信号にも異なる影響を与えます。 明らかに、異なる信号の歪み源の範囲は広く、すべての源を詳細にカバーすることはできません。しかし、PCBトレースとコンポーネントにおける線形および非線形の信号歪みのいくつかの重要な源を要約することができます。 線形信号歪みの源 周波数応答と位相歪み。線形回路での周波数スイープシミュレーションに慣れている場合、伝達関数が 線形回路内の信号の位相と振幅の変化を定義することを知っているでしょう。回路、特定のコンポーネント、または相互接続の伝達関数は位相シフトを適用し、信号の大きさを調整します。位相と振幅のこれらの変化は周波数の関数であり、ボード線図で視覚化されます。これは、異なる周波数成分が異なる量だけ遅延され、これらの異なる周波数成分が異なる量で増幅または減衰されることを意味します。 不連続。 この広範な歪み源には、相互接続に沿ったインピーダンスの不連続（例：ビアやトレースのジオメトリ）や材料特性の不連続（例： ファイバーウィーブ効果から）が含まれます。 分散歪み。これは、基板、導体、およびボード内の他の材料における 分散によって生じます。この歪み源は避けられませんが、相互接続の長さが短い場合には気付かない程度に小さくすることができます。基板内の分散は、デジタル信号の異なる周波数成分がトレースを異なる速度で移動する原因となります。分散はまた、トレース上の信号によって見られる損失角度に影響を与え、信号歪みに寄与します。これにより、パルスが伸びる（つまり、群速度が周波数依存になる）ことが起こり、分散補償がない超高速レーザーで起こるのと同様です。 PCB相互接続で分散を補償する一つの解決策は、 DSPアルゴリズムを使用するか、正と負の群速度分散を交互に持つ層状基板ウィーブを使用して、関連する周波数範囲での正味の分散がゼロになるようにすることです。この特定のトピックは十分に広範なため、独自の記事に値します。 この優れた記事をSignal Integrity Journalで、PCBトレースの分散に関する完全な議論をご覧ください。 記事を読む
Altium Designerにおける電子システムレベル設計 Altium Designerにおける電子システムレベルの回路設計 1 min Thought Leadership エレクトロニクスシステムレベルの設計では、機能性と抽象化に焦点を当てることができます PCBレイアウトエンジニアの日常は、回路図を実際の製造可能なPCBに変換することについてです。これが実現する前に、設計は機能性を設計することに焦点を当てた抽象レベルで始まります。全体的な設計プロセスが進むにつれて、設計要件はより詳細になり、信号処理レベルに達し、最終的にはコンポーネントレベルに達します。新しいシステムに独自の機能性を作り出そうと忙しい設計者やエンジニアは、信号処理レベルで操作し、先進的なアプリケーションのための新製品を構築することを可能にする設計機能が必要です。 なぜシステムレベルで始めるのか？ 新しい技術分野では、かなりの信号処理が必要とされ、これはコンポーネントレベルに到達する前にシステムレベルで決定される必要があります。 自動車およびUAVレーダー、テレコムおよびファイバーネットワーキング、産業制御、 センサーデータ取得および処理、その他多くの混合信号アプリケーションは、馴染みのある例でしょう。必要な信号処理ステップが決定され、完成されると、設計者やエンジニアはこれらの機能を回路図およびボードレベルで実装するために必要なコンポーネントを決定することができます。 Altium Designer®の幅広いシミュレーションツールセットは、システムレベルでの作業に理想的です。設計者は、高い抽象レベルでシステムレベルの信号処理ステップを設計する自由を持ちます。必要な信号処理ステップを実装するために必要な機能を決定したら、その機能をコンポーネントレベルで実装するための幅広いコンポーネントにアクセスできます。Altium Designerでこれがどのように機能するか見てみましょう。 Altium Designerにおける電子システムレベル設計 Altium Designerでのシステムレベル設計は、新しい回路図から始まります。ここで、コンポーネントライブラリにあるすべての回路シミュレーション機能にアクセスできます。 新しいプロジェクトと空の回路図を作成すると、回路図にシミュレーションモデルを追加し始め、ユニークな機能と信号処理ステップを設計できます。 下の画像では、Altium Designerの標準シミュレーションおよびモデリングツールを使用して、シンプルなブロック図を作成しました。ここでは、加算器を使用したフィードバックループを含め、まもなく説明する2つの処理ブロック（ABM1とラベル付けされている）で意図した信号処理ステップが含まれています。 信号処理ステップを設計するためのブロック図 上の画像で、コンポーネントパネルを開いて多数の標準ライブラリを読み込んでいるのがわかります。赤いボックスで囲んだのは、関連するシミュレーションおよびモデリングライブラリです。これらのライブラリを使用すると、電圧/電流源（区分線形、任意、正弦波、電圧/電流制御源）などの標準的なシミュレーションモデルにアクセスできます。また、多数の数学関数にもアクセスできます。フィードバックループを作成するために、電圧を加算する関数（M_IN、設計ID ADDVとラベル付けされている）を使用しました。 これらのシミュレーションモデルに加えて、Simulation 記事を読む
Altium Designerでアンプのシミュレーションを作成する方法高速信号の配線長の一致は、すべて同期に関連する テストと測定の段階は迅速に済ませたいものです。最終的に設計段階が完了すると、試作のテストを行えるようになります。これは同時に、システムに必要なコンポーネントを絞り込み、システムで計画している機能を評価することでもあります。回路のテストと測定は非常に重要ですが、これらは比較の基礎がなければ意味を成しません。 シミュレーションの役割 アンプでも他のどのような回路でも、シミュレーション ツールは基板をレイアウトする前に回路を検証する際に重要です。多くのコンポーネント製造業者は特定のアプリケーションに特化したIC、SoC、SoMを製造していますが、コンポーネントによっては要求に対処できない場合もあります。次のシステムで使用する革新的な機能を実現するためには、多くの場合に各種のICや別々のコンポーネントからカスタム回路を構築する必要があります。 このような場合は、設計を評価するためにシミュレーション ツールが有用です。シミュレーションの結果は、後で試作のテストを開始するときや、特化したコンポーネント Altium Designerでアンプのシミュレーションを作成する方法 1 min Thought Leadership 高速信号の配線長の一致は、すべて同期に関連する テストと測定の段階は迅速に済ませたいものです。最終的に設計段階が完了すると、試作のテストを行えるようになります。これは同時に、システムに必要なコンポーネントを絞り込み、システムで計画している機能を評価することでもあります。回路のテストと測定は非常に重要ですが、これらは比較の基礎がなければ意味を成しません。 シミュレーションの役割 アンプでも他のどのような回路でも、シミュレーション ツールは基板をレイアウトする前に回路を検証する際に重要です。多くのコンポーネント製造業者は特定のアプリケーションに特化したIC、SoC、SoMを製造していますが、コンポーネントによっては要求に対処できない場合もあります。次のシステムで使用する革新的な機能を実現するためには、多くの場合に各種のICや別々のコンポーネントからカスタム回路を構築する必要があります。 このような場合は、設計を評価するためにシミュレーション ツールが有用です。シミュレーションの結果は、後で試作のテストを開始するときや、特化したコンポーネント用の評価基板を使用するときに、比較用の参照として使用されます。今日では新しい マイクロ波やミリ波のシステムが一般的になりつつあり、特に5Gやレーダー アプリケーションがあらゆる場所で使用されるようになっているため、RFアンプを中心に特化されたシステムの設計が必要になることが増えるでしょう。このようなシステムではシグナルインテグリティーが特に重要で、設計者は性能を評価するためにシミュレーションを行うことになります。 Altium Designer®には大規模なコンポーネントライブラリがあるほか、解析ツールも内蔵されているため、アンプの正確なシミュレーションを作成して多くの解析を実行できます。必要なシミュレーション ツールはAltium Designerの回路図エディタ―に内蔵されており、回路の設計時に簡単に利用できます。 Altium Designerでアンプのシミュレーションを作成する 新しいシミュレーションの作成は、アンプ回路や信号処理ブロックなど、どんな回路も回路図レベルで開始されます。最初の手順は Altium Designerで新しい回路図を作成し、必要なシミュレーション ソースを見つけることです。空白の回路図を作成してから、アンプとそれに関連する回路用のコンポーネントを見つける必要があります。[Components] パネルに移動してSimulation 記事を読む
PDNインピーダンス解析、およびモデリング：回路図からレイアウトまで 1 min Blog シグナルインテグリティーはよく話題になりますが、シグナルインテグリティーはパワーインテグリティーと密接に関連しています。これは、電源/電圧レギュレーターからのスイッチングノイズまたはリップルを減らすだけではありません。PCB内のPDNのインピーダンスにより、基板のコンポーネントが電源の問題が原因で設計どおりに機能しなくなる設計上の問題が明らかになります。 ここでは、PDNインピーダンス解析の基本モデルについて理解していきます。PDNインピーダンスのある程度、正確なモデルを構築できれば、コンポーネントに適したデカップリング ネットワークを設計し、PDNのインピーダンスを許容範囲内に保持できます。 PDNインピーダンス解析を行う理由 この記事をご覧の高速、および高周波設計者の方は、この質問に対する答えを既にご存じだと思います。しかし、技術的な需要の高まりに合わせ、全ての設計者が予想より早く高速および高周波設計者になることが考えられるため、PDNインピーダンスがPCBの信号の動作に与える影響を理解しておくことが重要です。残念なことに、この情報は必ずしも1つの場所に適切にまとめているわけではないため、ここで詳しく説明したいと思います。 簡単にまとめると、PDNインピーダンスは回路の次の側面に影響します。 電源バスノイズ。PCBの過渡電流が原因で生じる電圧リップル。PDNインピーダンスは周波数の関数であるため、スイッチングによって生じる電圧リップルも周波数の関数になることに注意してください。これらの過渡電流は、電圧レギュレーターからの出力のノイズレベルに関係なく発生する可能性があります。 電源バスノイズの減衰。場合によっては、電源バス上のリップルがリンギング（減衰不足過渡振動）として示されることがあります。これは、デカップリング コンデンサーのサイズが適切でない場合、またはデカップリング ネットワークでデカップリング コンデンサーの自己共振周波数が考慮されていない場合に発生する可能性がある1つの問題です。 必要なレベルのデカップリング。従来、コンデンサーは自己共振周波数が相対的に低い（100MHz以下）ために、TTLと高速のロジックファミリーを使用するPCBでデカップリングを確保するには不十分でした。そのため、設計者はデカップリングを確保するのに十分な静電容量を提供するために、プレーン間静電容量を使用していました。自己共振周波数がGHzの新しいコンデンサーを利用すれば、高速/高周波PCBでデカップリングを十分提供することができます。 電流リターンパス。リターン電流は最小抵抗（DC電流の場合）または最小リアクタンス（AC電流の場合）の経路をたどります。グラウンド ネットワークのインピーダンスはスペースによって異なり、信号トレースとPDN間の寄生結合に一部、依存します。 IRドロップ。電源およびリターン電流のDC部分では、PDNを構成する導体の固有抵抗により一定の損失が生じます。以下の画像はPDN解析結果の例で、特定の信号トレースの下を通るリターン電流と、同じGNDプレーンのDC電流を示しています。 タイミングジッター。信号の伝播時間は有限であるため、デカップリング コンデンサー、およびレギュレーターから引き出される電流がスイッチング コンポーネントに到達するまで時間がかかります。これらの信号がコンポーネントに到達すると、出力信号に干渉し、信号の立ち上がり時間にジッターを発生させる可能性があります。一般的に、パワーレールのノイズによるタイミングジッターは、ノイズの強度、およびレギュレーターとコンポーネント間の長さに応じて増加します。長いパワーレールでは、タイミングジッターが数ナノ秒で数百に達して、データの同期がとれなくなり、ビットエラー率が増加する可能性があります。 このPDNアナライザー出力の信号トレースに注目 PDNインピーダンス解析の簡略モデル 記事を読む