Mobile menu
シミュレーション
ホーム シミュレーション

シミュレーションと解析

シミュレーションと解析は、回路図ではプリレイアウト、完成した物理設計ではポストレイアウトで実行できます。Altium Designer には、SPICEシミュレータ、反射やクロストークのシミュレータ、サードパーティのフィールドソルバとの統合など、両方の領域で成功するためのリソースが含まれています。シミュレーションツールの使用や設計における電気的挙動の解析については、ライブラリのリソースをご覧ください。

Altium DesignerのSPICEシミュレーション How to: Simulation and Analysis Circuit Simulation Documentation
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
チャネル動作マージンはそんなに悪くない チャネル動作マージンはそんなに悪くない 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア COMとは何か？ Channel Operating Margin（チャネル動作マージン）またはCOMは、よく理解されていない概念です。理解されていないため、多くの人々はそれが本当に何かを意味するのか疑っています。結局のところ、チャネル品質がデシベルで表される単一の数字でどうやって表せるのでしょうか？実は、COMはアイパターンを使用したチャネル検証技術の長い進化の最新の段階なのです。このブログでは、COMの進化をその起源まで遡り、悪名高いCOMメトリックに意味を与えます。 最初のチャネル動作マージン：アイパターン まずはアイパターンから始めましょう。アイパターンは、長いシリアルデータの流れを見る方法です。Keysight ADSやPyBERT [1] [2]が登場する前は、アイパターンはデジタルサンプリングオシロスコープやリアルタイムスコープで測定されていました。アイパターンウィンドウでは、y軸の単位は電圧で、x軸の単位は2つの単位間隔にわたる時間です。単位間隔、またはUIは、1ビットが通過するのに必要な時間です。したがって、2UIの時間内に、画面の中央に1ビットのデータを半ビットのマージンを両側に持たせて中央に配置できます。しかし、1ビットだけを見るのではなく、すべてのビットが一度に重なり合い、シリアルデータの全ストリームが画面上に表示されるまで重ねていきます。信号品質は、中央の穴の大きさで定量化されます。アイパターンがとても良好に見える場合、エンジニアが「そのアイを通してトラックを運転できる！」と言うことがあります。開口部を定量化する最も一般的な方法は、幅、高さ、または面積です。アイのDC点での交差はジッターであり、ジッターは通常、ヒストグラムを用いて統計的に測定されます。 図1. シリアルビットストリームの例。 早期のチャネル仕様、そして場合によっては受動部品の仕様では、合否判定基準としてアイマスクと呼ばれるものが使用されていました。アイマスクは通常、アイ幅とアイ高さによって定義されるダイヤモンド形の領域です。合格するアイは、アイマスク内に検出されたサンプルまたはヒットが限られた数しかありません。1と0のパターンは標準によって指定され、通常は疑似ランダムビットシーケンスまたはPRBSパターンです。基本的に、パターンを10Gb/s未満と10Gb/s以降の2つのカテゴリーに分けることができます。10Gb/s未満では、ほとんどのシステムで8b10bエンコーディングが使用され、PRBS 7が適切なパターンでした。IEEEが802.3baで10Gb/sを導入したとき、エンコーディングは64b66bスクランブラーに切り替わり、PRBS 31が主流になりました。今日でも112Gb/sで、PRBS 31、またはQPRBS 31が最も使用される標準パターンです。 統計的に言えば 測定されたアイパターンの後、StatEyeは受動チャネルを評価する次の方法であり、OIFによって広く使用されました。StatEyeの背後にある考え方はここで詳しく説明されています：[3] 簡単に言うと、StatEyeはシステムのパルス応答を使用してアイパターンを予測します。パルス応答とは、1-UIの正方形パルスで興奮させたシステムの時間領域応答であり、システムは等化を含む受動チャネルです。StatEyeで利用可能な等化技術には、FFE、CTLA、DFEがあります。システムの伝達関数はSパラメータから収集されます。チャネルSパラメータはシミュレートできるため、StatEyeは多くのチャネルと等化設定を試して、何が機能するかを見る効率的な方法です。その間、アイマスクは統計的に予測されたアイオープニングを使用しての合格/不合格基準です。 StatEyeとCOMの間のどこかで、ピーク歪み分析（PDA）がある程度一般的になりました。この方法は、HeckとHallによって「高速デジタル設計のための高度な信号完全性」[4]でよく文書化されています。要約すると、StatEyeと同じパルス応答を使用しますが、出力は単にいわゆる最悪のケースのアイ開口となります。PDAはデータをでっち上げないため、個人的に好きな理由です。自分で実装してみたところ、PDAは高い信頼性を持って最悪のケースのアイパターンを予測することがわかりました。しかし、PDAとStatEyeはチャネル内の送信機と受信機の影響を含まず、最適なイコライゼーション設定を手動で見つける必要があります。 記事を読む
制御が必要なルーティングインピーダンス 制御が必要なルーティングインピーダンス 1 min Blog 制御インピーダンスルーティングの設計アプローチは、高速PCB設計の重要な要素であり、PCBの意図した高速性能を確保するためには、効果的な方法とツールを採用する必要があります。したがって、PCB内のルートを慎重に設計しない限り、インピーダンスは制御されず、トレース全体を通じて点から点へとその値が変動します。そして、PCBのトレースが高周波数で単純な接続のように振る舞わないため、インピーダンスを制御することで、信号の完全性を保持し、電磁放射の可能性も減少させます。 制御インピーダンスを決定するものは何か？ PCBのインピーダンスは、その抵抗、導電率、誘導性および容量性リアクタンスによって決定されます。しかし、これらの要因は、基板構造、導電性および誘電体材料の特性、導体の構造および寸法、および信号リターンプレーンからの分離、ならびに信号特性の機能です。 基本的なレベルでは、トレースインピーダンス値はPCB構造から決定され、これらの要因によって生成されます： 誘電体材料（コア/プレプレグ）の厚さ 材料（コア/プレプレグ、はんだマスクまたは空気）の誘電率 トレース幅と銅の重さ 高周波を見ると、インピーダンスは銅の粗さ（ スキン効果の増加を決定する）や損失正接（誘電体の損失）によっても決まります。設計で最も滑らかな銅を使用しても、銅張り積層板やプリプレグに粗い表面を確保するために、PCB製造では粗面化処理が使用されます。どんな場合でも、銅の粗さは常に存在します！ 典型的な構成 まず、典型的な構成を見てみましょう。トレース構成にはいくつかの広いクラスがあります： シングルエンド：デジタル信号やRF信号を単独で運ぶ孤立したトレース 差動トレース：等しく反対の極性で一緒に駆動される2つのトレース 非共面：トレースが配線されている同じ層に追加の銅がないトレース構成 共面：トレースと同じ層に接地された銅プールが含まれるトレース構成 多層PCBを検討する際、設計者はトレースの制御インピーダンスが平面（リファレンス）によって遮蔽されているため、トレースの両側の平面間の誘電体の厚さのみを考慮すべきであることを覚えておく必要があります。ここに最も一般的な構成の例をいくつか示します： Er = 材料の誘電率 H 記事を読む
電源供給システムの設計 電源供給システムの設計 2 min Blog 集積回路テクノロジーが、単体ICへの数十億のトランジスタの搭載を可能にした結果、1つのチップに非常にパワフルなシステムを構築できるようになりました。それにより、テレビゲームや携帯電話、その他の多くの製品に、かつてはコンピュータールーム全体を占めたスーパーコンピューターに匹敵する機能を組み込めるようになりました。このICテクノロジーは、かつでは非常に高価なマイクロ波回路でのみ可能だったマルチギガヘルツの範囲の出力信号の発生を可能にしました。 この特性の多くのメリットと同じように、対処が必要な副作用があります。これらの大規模CIは多くの場合、複数の異なる動作電圧が必要です。大部分は、最大100アンペア程度の電流の流れる1ボルト電圧を大幅に上回る必要はありません。これに加え、後に説明しますが、PCBのパワーレールから要求される周波数はギガヘルツにまで拡張できます。これら全ての要件を満たすことは、手間のかかる作業です。設計者は、従来のレベルのテクノロジーで必要とされるより多くの工学的スキルを使用しなければなりません。残念ながら、現在のアプリケーションの注意書きに記載の手法の多くは、必要なアドバイスが含まれていません。本章は、技術者が電源供給システム（PDS）を滞りなく設計する方法について、これらの新しい技術の必要性に対応できるよう、これらの新たな課題を明らかにし、助言を提供することを目的としています。 理想の電源 図5.1には理想的な電源が描かれています。理想の電源は、よく「電圧ソース」と呼ばれます。電源ソースの出力インピーダンスがゼロです。これは、電源供給負荷（電流）がどれほど多く必要でも出力電圧を一定にするためです。さらに、交流電流の周波数の値にかかわらず出力電圧を一定にするためです。残念ながら、実際の電源はこのようにはなりません。実際の電源は全て、DCでも、論理回路が必要とする周波数でも、出力インピーダンスはゼロではありません。 図5.1 理想的な電源 実際の電源 図5.2には実際の電源が描かれています。ご覧のとおり、電源ソースと直列に出力インピーダンスが接続されています。この図は、電源供給システムの設計に関する問題を示しています。 この出力インピーダンスは周波数によって異なります。ある周波数では高インピーダンス、また別の周波数では低インピーダンスになります。出力インピーダンスが大きい場合、必要な電流量の変動は出力電圧の変動につながります。これがリップルという現象です。設計者の目標は、リップルを最小化するために、負荷が電流を必要とする状況で、全ての周波数で低出力インピーダンスとなるPDSを設計することです。 図5.2 理想的な電源 リップルとは リップルは、電源のVddレール上の電圧変動です。リップルは、電源の出力インピーダンス全体での電圧降下を生み、負荷で検知される供給電圧の減少を引き起こす負荷電流の変動の結果、発生します。過剰なリップルは、電源回路の正常動作には低すぎる電源のVdd電圧を発生させ、システムの故障の原因となる可能性があります。過剰なリップルは、ほとんどのシステムでEMIの主要ソースとして表示されてきました。この主要ソースは、あるPCB内のVddプレーンに経路のある信号線に直接接続されています（このことが、「重要な」信号線はGNDプレーンにのみ配線されなければならないという経験則の1つを生み出しました）。過剰なリップルは、しばしば高速リンク内のSERDES（シリアライザ/デシリアライザ）に電力を供給するためリニア電源のみを使用することの理由になっています。 リップルの原因については混乱が多々あります。リップルは、バイパスまたはデカップリングされるべき未確認のソースから生じるある種の「ノイズ」ではありません。電圧レール上にリップルが生じれば、リップルに含まれる周波数におけるPDSのインピーダンスが高すぎるという赤信号です。修正方法は、PDSを再設計して該当周波数でのインピーダンスを削減することです。PDSのインピーダンスを削減する通常の方法は、「デカップリング」コンデンサーを追加することです。注意すべき点は、このコンデンサーが何も切り離さないということです。このコンデンサーは、スイッチングイベントをサポートするため、電荷のローカルソースを提供します。スイッチングイベントをサポートするために使用する電荷を蓄積しているので、「クーロンバケット」という呼び方のほうが適切でしょう。このことが理解できれば、PDSのためにどれだけのクーロン量がどの周波数で必要かを見極めることはエンジニアリングの仕事になります。 Vddのリップル コンデンサーまたはクローンバケット 全ての設計者は、論理コンポーネントおよびアナログコンポーネントの周辺にコンデンサーを配置することを要求されてきました。多くの場合、配置するべき数と位置に関する指示は、アプリケーションの「使用上の注意」に記載されてきました。仮に注意書きがあったとしても、適切な種類および数のコンデンサーの使用や位置の適切な定義が確保できていることは、ほとんどありませんでした。 コンデンサーが、基板上のスイッチングイベントへの電荷の供給能力を限定するための2つの寄生を保持していることを認識することは重要です。図 5.3は理想的なコンデンサー、実際のコンデンサー、実際のコンデンサーのインピーダンス対周波数を示す図です。実際のコンデンサーは、それと直列にインダクタンス（Lp）と抵抗（RP）を保持することに注意してください。これらは、コンデンサーのサイズがどれほど小さくなっても避けられない不要の寄生の一部です。 図 記事を読む
差動信号が重要である理由 差動信号が重要である理由 2 min Podcasts はじめに 差動信号は、ロジック部品および製品を接続するための主要な手段となり、PCIなどの並列バスアーキテクチャーの多くを置き換えました。差動信号がデジタル世界を支配している主な理由として、並列シングルエンド信号プロトコルよりはるかに高いデータ帯域幅を1対の配線で実現できることが挙げられます。ご存知の通り、インターネットは差動信号なくして成立しません。 差動信号の例を以下に示します。 • USB • PCI Express • HDMI • Infiniband • SATA • 有線イーサネット • Hypertransport® • LVDS 記事を読む
高速設計 高速 PCB 設計における EMI: 信号の立ち上がり時間を理解する 1 min Thought Leadership 高速設計についてもっと学び、高速PCBレイアウトにおけるスイッチング速度、立ち上がり時間、およびEMIの対処方法について理解しましょう。 記事を読む
高速・高周波PCBにおける終端方法 高速・高周波PCBにおける終端方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 高速デジタルシステムを扱う際には、終端の話題が必ず出てきます。ほとんどのデジタルシステムには、少なくとも1つの標準化された高速インターフェースがあり、または高速なエッジレート信号を生成する高速GPIOが存在する可能性があります。高度なシステムには、通常、半導体ダイ上に適用される終端を持つ多くの標準化されたインターフェースがあります。実際に終端が必要かどうかを判断した場合、どの方法を使用すべきでしょうか？ 実際には、多くのデジタルシステムではデジタル通信のための標準化されたバスを多くのコンポーネントが実装しているため、離散終端器の適用は非常に一般的ではありません。しかし、高速I/Oを持つ高度なコンポーネントを扱っている場合、離散コンポーネントで手動で終端を適用する必要があるかもしれません。このような状況が発生するもう一つの例は、特定のプロセッサーや FPGAで時々使用される特殊なロジックです。最後に、RF終端の問題がありますが、これはデジタルシステムの終端とは非常に異なります。 終端の適用時期と方法 上述のように、離散コンポーネントで手動で終端を適用する必要があるケースは限られています。 あなたのインターフェースにはインピーダンス仕様がありません データシートには、手動での終端が必要であると記載されています インターフェース仕様では、特定の終端（例： DDR、 イーサネットのボブ・スミス終端）が要求されます RFとデジタルのインピーダンスマッチングはやや異なります。全体的な目標は同じです：伝送線に送信された信号は、伝播中に最小限の損失を経験し、受信コンポーネントによって正しい電圧/電力レベルで登録されるべきです。以下の表は、デジタルとRFで使用される終端方法を比較しています： デジタルチャネル RFチャネル 終端帯域幅 広帯域終端回路が必要 狭帯域終端回路が必要 電力損失 特定の場合にはある程度の電力損失が許容される 通過帯域での電力損失はないことが望ましい 適用範囲 記事を読む
PCB 設計における伝送線路計算機です TRANSLATE:

PCB設計における伝送線路遅延計算器 1 min Thought Leadership 伝送線路は、現代生活を可能にする、見かけによらず複雑なものの一つです。単なる金属ケーブルのように見えるものが、実際には精密に設計されたシステムです。PCB上のトレースも同様で、電子デバイスに電力を供給する血管のようなものです。 では、伝送線路とは何でしょうか？この用語は、PCB上のトレースと民間の電力線との類似を示すために最初に採用されました。しかし、「伝送線路」という言葉は、あまり文脈を伴わずに使われがちです。PCB上の全てのトレースが伝送線路というわけではなく、伝送線路の設計ルールは場合によって重要になります。 私のトレースは伝送線路ですか？ 「伝送線路」という用語は、PCB上のトレースの構造ではなく、振る舞いに関するものです。特定の条件下ではトレースが伝送線路として振る舞い、他の条件では単なる導体として振る舞うことがあります。 トレースが伝送線路のように振る舞うかどうかは、信号がトレースを伝わるのにかかる時間によって決まります。この時間は、 伝搬遅延、または伝送遅延と呼ばれ、これらの用語は互換性を持って使用されます。 トレース内の遅延が、トレース上を移動するデジタル信号の立ち上がり時間よりもはるかに長い場合、そのトレースは伝送線として機能します。アナログ信号の場合、立ち上がり時間は信号の振動周期の4分の1とされます。どちらの場合も、トレースと両端のコンポーネントは、さまざまな信号整合性の問題を防ぐためにインピーダンスが一致している必要があります。 電気伝送線 オンライン伝送線計算機 特定のインピーダンス値を持つようにトレースを設計する簡単で手っ取り早い方法が必要な場合、オンライン伝送線計算機を使用できます。このツールは、ユニット長さなど、マイクロストリップ、埋め込みマイクロストリップ、ストリップライントレースなど、異なる配置のトレースを説明するいくつかの重要なパラメータを計算できます。 気づくことの一つは、ほとんどのオンライン伝送線計算機が、伝送線インピーダンスの周波数依存性を完全に無視していることです。実際には、周波数による効果があり、その効果はシステム内の抵抗、容量、インダクタンス、導電性によってより顕著になります。 低周波数信号によって遭遇されるインピーダンスは、高周波数でのインピーダンスよりも周波数変化に対して敏感である傾向があります。オンラインの伝送線計算機は常に低周波数でのインピーダンスを探ることを許可しているわけではなく、一般的に高周波数で作業していると仮定します。 非常に高い周波数、RFアプリケーションで使用されるような周波数では、この周波数依存性は一定値に飽和します。そのため、ほとんどのオンライン計算機は、この依存性を無視できるほど十分に高い周波数で作業していると仮定します。 伝送線計算機からの重要な出力は、有効誘電率定数です。このパラメーターは、トレースの寸法と導体と基板の誘電率定数の対比に依存します。このパラメーターは、光ファイバー光学における有効屈折率と同じ役割を果たし、信号が伝送線をどれだけ速く伝播するかを決定します。 ここでオンライン伝送線計算機も役立ちます。有効誘電率定数を得たら、それを使用してトレースのライン遅延を計算できます。ライン遅延を計算し、それを信号の立ち上がり時間と比較した後、トレースが実際に伝送線として振る舞っているかどうかの答えが得られます。 計算機を使った電子設計 SPICEシミュレーションと伝送線 SPICEシミュレータは、特に高速、高周波、 HDI、低電流アプリケーションにおいて、PCBの信号整合性の問題を調査するのに役立ちます。すべてのSPICEシミュレーションが直接に伝送線のインピーダンス値を返すわけではありませんが、トレースとコンポーネント間のインピーダンスの不一致から生じる信号整合性の問題を診断することを可能にします。オンラインおよびデスクトップの設計ソフトウェアパッケージは、SPICEシミュレーションへのアクセスを提供します。 すべてのPCBは、基板の誘電体によって金属要素が分離されるため、ある程度の寄生容量と寄生インダクタンスを持っています。SPICEシミュレーションを使用する際には、寄生インピーダンスの影響をモデル化するために、等価回路モデルに直列および並列の位置にキャパシタとインダクタを追加する必要があります。 記事を読む