技術コンテンツ - ホーム | PCB設計ソリューション

Webinars PCBの製造プロセスについて理解する基板の設計が完了したら、いよいよ製造の工程へとリリースです。このWebセミナーでは、基板の製造プロセス、製造業者との連携方法、発生し得る問題について紹介します。このビデオでは次の内容について解説します：製造業者に設計データを確実に共有する方法 PCBファイルやガーバーデータを送るタイミング製造側でのデザインの内容の見方製造業者と効率的にやりとりするためのベストプラクティス今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ご不明な点などございましたら、お問い合わせフォームにご入力ください。

モード変換のガイド、その原因と解決策差動ペアは、受信機での適切な終端と共通モードノイズの抑制を目的として、そのインピーダンスと長さのマッチング許容度について最もよく議論されます。ボード間接続やカスケード伝送線配置などの相互接続では、時々見落とされがちな重要なEMCコンプライアンス指標があります。これはモード変換であり、差動および共通モード信号伝送のSパラメータ測定で視覚化できます。「モード変換」という用語は、特に波が二つの媒体間の界面を横切って伝播する際に屈折する光学の文脈で最もよく議論されます。ここでは、波が真の非偏光（TEM）波から部分的または完全に偏光した波に変わることがあります。電子設計、特に高速相互接続設計では、信号が受信機で読み取り、解釈できるように、モード変換はある値以下に制限されなければなりません。この記事では、高速設計におけるモード変換の短い概要と、一般的な差動標準からのいくつかの例を見ていきます。モード変換の概要用語「モード変換」とは、差動信号を共通モード信号に変換することを指します。これは少し単純化しすぎるかもしれません。差動信号に含まれる全ての電力が共通モードに変換されるわけではありません。代わりに、変換された信号の一部は周波数領域に渡って広がり、特定のタイプのSパラメータ測定で観測されます。本質的に、差動信号は共通モード信号に変換される際にいくらかのエネルギーを失っており、信号の大部分が共通モードに変換されてしまうと、差動信号は回復不可能になるかもしれません。モード変換とそれによる共通モードノイズについて、なぜ気にする必要があるのか疑問に思うかもしれません。差動受信機は共通モードノイズを排除しないのでしょうか？これには二つの考慮すべき回答があります：共通モード電流は共通モード放射EMI（双極子放射）を引き起こし、それが非常に強い場合、放射試験での失敗を引き起こす可能性があります。これはエッジレートの間に起こり、印刷された差動ペア/コネクターやケーブルを介した高速信号伝送中に強い放射が発生します。受信機は受信する共通モードノイズの大部分を抑制できますが、すべてを抑制することはできません。したがって、共通モード電流は制限されるべきです。再び、これはエッジレートの間に重要です。モード変換が高いとき、信号の共通モード部分は受信機が確実に抑制できるものよりもはるかに強力かもしれません。混合モードSパラメータモード変換は、混合モードSパラメータを使用して数学的に記述されます。これらのSパラメータは、入力差動信号のSパラメータと結果として生じる共通モードノイズを単一の行列に混合します。同様に、この行列は、任意の入力共通モード信号（またはノイズ）と出力で見られる結果の差動モード信号のSパラメータも記述します。混合モードSパラメータ行列の定義は次のとおりです：ここで、「D」は差動信号を、「C」は共通モード信号を指します。添字の数字は通常の意味を持ち、差動ペア接続のポート1と2を指します。ここには16のパラメータがありますが、実際にはこれらすべてが使用されるわけではありません。必要な特定のパラメータは、行列内のパラメータ命名を解読することによって決定できます：つまり、差動ペアのポート1に差動信号のみが与えられた場合に、ポート2で見られる共通モードノイズの量を決定したい場合、その量は積(SCD21)(a1d)に等しいです。これらの測定されたSパラメータを使用して、受信機に伝達される共通モードまたは差動モードの電力の量、またはケーブルに乗せられる量を決定することができます。モード変換の限界この共通モード信号がどれほど多いと多すぎるのか？答えは、I/Oからケーブルに伝播する共通モードノイズが非常に少なくても、EMCの失敗を引き起こす可能性があるということです。特定の電流は周波数の関数であり、取り組んでいる特定の標準に依存します。例えば、FCCクラスAおよびクラスBの製品はCISPR製品とは異なる限界を持ちます。下の表は、FCCクラスAおよびクラスBの製品に対するこれらの限界をまとめたものです（データをまとめた故ヘンリー・オットに感謝します）。周波数 FCCクラスA FCCクラスB 1.7 MHz*

Webinars 基板製造データを準備する新しい基板を作り終えたら、いよいよ設計データをメーカーに送ります。設計を公開する前に、すべての準備が整い、意図したとおりに動作することを確認する必要があります。このビデオでは、製造に出力データを送る前に必ずチェックしておくべき項目を紹介します。基板設計を定義する基本的な要素は何ですか? DFMに対する制約事項としてはどのようなものがありますか? 設計後と製造前に考慮すべき点は何ですか? 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ご不明な点などございましたら、お問い合わせフォームにご入力ください。

SPICEにおけるPDNインピーダンスのシミュレーションと解析パワーインテグリティ解析で寄生と誘導効果を適切にモデル化する方法を知っていれば、SPICEでPDNシミュレーションを実行できます。

基板のDFMプロセスを切り抜けるアルティウムのPCB設計ブログ読者の皆さまは、おそらく、これまでに基板の設計や製造の経験をお持ちでしょう。私もそうですが、デザインを製造にリリースするのは、うれしくも悲しくもあることです。丹精込めて設計したハードウェアがもうすぐ形になる一方で、製造現場からDFMのリクエストが並んだ一覧が送られてくるからです。これは、1つも楽しいことではありません。この記事では、実装すべき設計機能を紹介し、製造前にやっておくべき手順について説明します。それがあれば、 DFMの厄介事を避ける上で役に立つでしょう。また、シグナルインテグリティ回路で起こる一般的なDFMの問題についても、いくつか例をご覧いただきます。しっかりとした構成で始める積層板が特定の厚さでしか提供されていないことを忘れてしまい、積層板の物理的な特性のみを考慮して材料を選択する技術者が大勢います。スタックアップは、任意ではなく限定的な厚さの選択肢から選んで設計する必要があるのです。そうしないと、製造業者から製造可能なスタックアップを提案され、トレースの配置を大幅に変更する必要が出てくる恐れがあります。たとえば、GNDプレーンの任意の分離幅として8mil (4milの誘電体層が2つ) を使ってストリップライントレースをこちらは設計したのに、製造業者から材料が5mil単位でしか提供されていないと告げられた場合は、トレースの幅を大幅に広げるか狭めるかしてインピーダンスを維持する必要があります。これは、特に密度が制限に達しようとしている場合に、深刻な状況になります。この問題を回避するには、レイアウトを開始する前に製造業者に連絡し、基板に何をさせる必要があるのかを伝えます。少なくとも、基板で対応する必要のある周波数範囲、レイヤの数、目標としている全体的な厚さについて知らせておきましょう。インピーダンス制御のための目標DKやパネルのサイズ、意図される最終用途といった詳細は、製造業者が考えられる選択肢を絞り込む際に非常に有用です。現場で製造がスムーズに進むような材料を選択することも、最初から良い結果を出す上で役立ちます。 IPC-A-610に準拠する基板を問題なく製造する上で必要なことを理解するにあたっては、ICP-A-610が一番の味方になってくれるでしょう。この文書はそれほど高価ではないため、まだお持ちでない場合は入手することをおすすめします [1]。この規格では、基板が3つのクラスに分類されています。クラス1では、故障率がそれほど重要にならない使い捨ての品目が対象となります。クラス2では、製造プロセスを踏まえ、確実に機能して故障率を低く抑える必要のある電子機器が対象となります。クラス3では、たとえば、ペースメーカーなど、故障が許されない機器が対象となります。各クラスに要求される仕様は、基本的にはPCB関連の故障モードを相殺するために組み込まれた安全マージンのレベルと、特定の現場でPCB製造プロセスに課せられる物理的な制限に伴う関連設計基準です。大半の機器については、ドリルドローイングレイヤに「この基板はICP-A-610のクラス2に従って製造してください」という製造メモを残す必要があります。こうすることで、この規格を確実に守りながら基板を製造できるようになります。とはいえ、製造業者についてはちょっとした秘密があります。彼らはすべての設計でICPクラス2をチェックしているのです。これは単に、欠陥のために基板を戻されることを避けるためです。彼らがICPのクラス2の基準に照らして基板をチェックしているのであれば、こちらは設計が製造に渡される前に仕様を確実に満たしておく必要があります。単純に聞こえるかもしれませんが、これが技術者から最もよく耳にする問題なのです。たとえば、「トレースにはシルクスクリーンを配置しない」や「SMTパッドにはソルダーマスクを使用しない」など、いくらかの常識があれば大半のIPCに準拠することができます。ただし、見逃しやすい基準もいくつかあります。それは、設計者が製造可能性ではなく、シグナルインテグリティやパワーインテグリティといった設計の別の側面に目を向けているからです。アニュラリングのサイズ ICPの文書では、ドリルブレークアウトが定量化されています。ブレークアウトを防止するには、ビアの周囲のアニュラリングの直径を、大半の製造業者のドリルよりも12mil大きくする必要があります。この問題は、同軸コネクタや高速シリアルコネクタ向けの設計で発生する傾向にあります。シグナルインテグリティの場合、このパッドは邪魔にしかならないため、最小限に抑える必要があります。通常、技術者はこのサイズを8milにしようと試みます。達成不可能な数字ではありませんが、すべての製造業者が対応できるとは限りません。ドリルトレースからドリルまでの距離すべてのレイヤの銅箔からドリル穴のエッジまでの公称距離は、8mil以上にする必要があります。これは、ドリルがぶれて他のネットに接触しないようにするためです。8milでもかなり小さく、現在の最高水準では回路密度が上げられ、この制限にぶつかってしまうことが常となっています。ここで重要なのは、前もって計画して設計内で配線チャンネルを作成し、それに応じてトレースを設計することです。たとえば、10milのドリルで作成されたビアが2列あり、その列が40milの中心線上にあるとしましょう。配線チャンネルは、30milからDFMの両側で8milをマイナスした14milとなります。2つのトレースをここに収める必要がある場合、5milのトレースを使えば、4mil残すことができます。シグナルインテグリティの用途では、バックプレーンコネクタを使用する際に、かなりの頻度でこの方法が利用されています。たとえばAirMAXTMコネクタ [2]