Mobile menu
Altium Designer
ホーム Altium Designer

Altium Designer - 回路・基板設計ソフトウェア

簡単、効果的、最新： Altium Designerは、世界中の設計者に支持されている回路・基板設計ソフトウェアです。 Altium DesignerがどのようにPCB設計業界に革命をもたらし、設計者がアイデアから実際の製品を作り上げているか、リソースで詳細をご覧ください。

基板レイアウトツール Altium Designer 製品情報 Altium Designer クイックスタートガイド Altium Designer マニュアル
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
電気自動車のリチウム電池パックと、EV車の背景にある電源接続 ハーネスとPCBの統合に特化したツールで配線エラーを回避 1 min Blog 電気技術者 機械エンジニア システムエンジニア/アーキテクト 電気技術者 電気技術者 機械エンジニア 機械エンジニア システムエンジニア/アーキテクト システムエンジニア/アーキテクト 電子設計の複雑さが増すにつれて、あるシステムの異なるコンポーネント間の一貫性をもたらすためには、より多くのことが必要になります。これがプリント基板の配線、または自動車、航空宇宙、産業用途の複雑なハーネスの設計を通じてであるかどうかにかかわらず、配線エラーは簡単に主要な問題となり得ます。そのようなエラーが表面化する主要なポイントの一つは、ハーネス設計とPCBの間の統合であり、これらは完璧な調和で機能しなければならない二つの要素です。 幸いなことに、 Altium Designerは、エンジニアが一般的な配線の落とし穴を避け、開発プロセスにより流れをもたらすことを可能にする革新的なPCB設計ツールで先導しています。 ここでは、Altium Designerのツールセットが、ハーネスからPCBへの統合が完璧に実行されるように支援する方法について説明します。 課題：ハーネスからPCBへの統合における配線エラー 設計段階での配線の問題は、システムの機能不全から信頼できない接続、コストのかかる再設計、生産の遅延に至るまで、問題を引き起こす可能性があります。 ハーネス設計を扱うことは、すべてが正確にPCBレイアウトにマッピングされなければならないワイヤー、コネクター、端子の集まりを含みます。 適切な統合ツールが設計を行うために利用できない場合、PCBを作成する際に回路図とレイアウトの物理形態における不一致の可能性がいくつかあります。このような間違いは、正しい進路を混乱させ、エラーや決して機能しない欠陥設計を引き起こす可能性があります。最終製品が実現される際に。 Altium Designerが配線ミスにどのように対処するか Altium Designerは、 配線ハーネスとPCBの課題に対する統合ソリューションを提供します。これは、ハーネスとPCBの統合中に配線エラーを最小限に抑えることを目的とした高度なツールを特徴としています。これらの機能は全体的な効率を向上させ、設計サイクルを加速するのに役立ちます。 1. 完全なハーネス設計統合 Altium Designerは直感的な設計環境を提供し、エンジニアがワイヤーハーネスをPCB設計とシームレスに統合できるようにします。 Altiumのハーネス設計機能を使用すると、コネクタ、端子、およびワイヤーを含む配線ハーネスを、PCB設計に使用するのと同じワークスペース内で作成し、視覚化できます。この統合により、PCBとハーネスの間の任意の接続が非常に明確になり、コンポーネントの不一致や不完全な設計の可能性が排除されます。 記事を読む
電気ワイヤーハーネス設計 ワイヤーハーネス設計とは何ですか？ 1 min Blog 電気技術者 機械エンジニア プロダクトマネージャー 電気技術者 電気技術者 機械エンジニア 機械エンジニア プロダクトマネージャー プロダクトマネージャー 自動車、航空宇宙、医療、産業分野における信頼性の高い、効率的な電子機器のためのワイヤーハーネス設計の重要性を発見してください。 記事を読む
ZIFインターフェース、白背景に隔離 柔軟な回路の終端方法：PCBデザイナーのためのガイド 1 min Guide Books PCB設計者 電気技術者 製造技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 製造技術者 製造技術者 柔軟な回路の終端方法を発見しましょう。これには、ZIFコネクタ、フレックスフィンガー、圧着コネクタが含まれます。耐久性と性能を確保します。 記事を読む
EN-November_OnTrack_Thumbnail Semiconductor Sales Are Up, Silicon Valley Invests in Mexico 4 min Newsletters Semiconductor sales are up year-over-year, but FPGA market growth looks uncertain. 記事を読む
バックドリル充填によるPCB内のブラインドビアとバリードビア バックドリル充填によるPCBのブラインドビアとバリードビア 1 min Blog PCB設計者 PCB設計者 PCB設計者 ブラインドビアは、HDI PCBだけでなく、機械的なドリリングを使用し、薄い外層やビルドアップフィルム層がない標準的な構築にも使用されます。これらの設計は多くの異なるシステムで活用されており、私にとってこれは高速設計や、プレスフィットピンやねじ込みピンのための終端穴が必要なRF設計で最も一般的です。アプリケーションが何であれ、これらの穴の存在は、ドリル、メッキ、そしてPCBスタックアップに層をプレスするための複数の積層プロセスを要求します。 PCBを構築するために必要な積層回数は、従来のエッチングと機械的ドリリングプロセスを前提としている場合、価格の適切な代理指標です。ブラインドビア/バリードビアがPCB内でどのように使用されるかによって、積層回数は初期のカウントと一致しない場合があります。そのため、PCBスタックアップにブラインドビアとバリードビアを配置する前に、製造業者がPCBを構築するために代替のアプローチを取る可能性があることに注意してください。これは、総コストとルーティングエリアに影響を与える可能性があります。ブラインドビアとバリードビアの配置が積層サイクルの数にどのように影響するか、そして最終的に、構築に関連する処理ステップとコストの数にどのように影響するかを見ていきます。 積層サイクルのコスト PCB製造における各積層サイクルは、穴あけとめっきのステップを伴い、これによりPCBスタックアップ内にブラインド/バリードビアを形成することができます。ブラインド/バリードビアが設計に存在する場合、複数の積層ステップが使用され、エッチングされた各層のグループを結合して最終的なスタックアップを作成します。各積層サイクルは処理ステップを追加し、それによって設計のコストが増加します。ブラインドビアは多くの製品で絶対に必要ですが、処理ステップの順序に関するいくつかの簡単な考慮事項により、追加コストの一部を相殺し、製品を競争力のあるものに保つことができます。 通常、ブラインド/バリードビアが必要な層のスパンの数を数え、スタックアップの外側にある中心コアまたはキャッピング層に1サイクルを加え、必要な積層の総数を得ます。例えば、以下のスタックアップを考えてみましょう。これには、埋め込まれたプリントRF回路用のスルーホールビアとバリードビアがありますが、これについては別の記事で より詳しく説明しています。 この例では、2つの積層サイクルが必要な対称スタックアップがあります。1つは埋め込まれたバリードビア用、もう1つのサイクルは外側の2層用です。これは、ブラインド/バリードビアを形成するために必要な標準的な多重積層プロセスを示す簡単な例です。 ブラインドビアやバリードビアの使用により、標準的なHDIスタックアップで見られるような連続積層を使用するよりも、少ない積層回数や異なる処理方法が可能になる場合があります。 標準的なHDIスタックアップで見られるような。これには以下のような例が含まれます： 片面レイヤーから始まるブラインドビアやオフセットバリードビア（ハイブリッド構造ではないビルド） 交差するブラインド/バリードビアを持つスタックアップ ブラインド/バリードビアを持つハイブリッドスタックアップ リバーススタックアップ（またはキャップコアスタックアップ） バックドリルアンドフィル 連続積層の代わりに使用できる別のプロセスとして、特定のレイヤーでバックドリルアンドフィルを行うことがあります。これにより、1回以上の積層ステップが不要になる場合があります。バックドリルアンドフィルでは、必要なレイヤースパンを超えてブラインドビアまたはバリードビアを形成しますが、その後、製造業者がブラインド/バリードビアを所望の長さまでバックドリルします。これにより、ビアが所望のレイヤーで終了し、ドリルされた誘電体の残りの空間は非導電性エポキシで埋められます。埋められた領域は、ドリルされたレイヤーが銅平面レイヤーであるような場合に、メッキ処理されることもあります。 上記の例のいくつかでは、これがスタックアップの一部を製造するための好ましい方法である可能性があります。これは、1回以上の積層サイクルを省略できるためです。これらの例での処理ステップを少し予測することで、ブラインド/ビア埋め込みビアの使用計画をより良く立てることができ、PCB製造での積層ステップをいくつか省略できる可能性があります。 非対称ブラインド/ビア埋め込みビア PCB製造は一般的に層の配置とそれに伴う積層での対称性を前提として進められます。しかし、ブラインド/ビア埋め込みビアを持つPCBスタックアップは、スタックアップで対称的な配置を使用しない場合があります。例えば、以下のようなビア埋め込みビアの場合、これは追加の積層を使用する代わりに、バックドリルアンドフィルが製造ソリューションとして評価される典型的なケースになります。 この例では、製造中に層スタックアップを対称に保つと、2つの可能なプロセスが発生します： 記事を読む
Customer Success Stories Harmonic Bionics Learn how Harmonic Bionics, a robotics company, helps advance neuro-rehabilitative therapies, using Altium and lightweight, flexible exoskeletons.
OrangePi 5でエッジAIと顔検出を結びつける OrangePi 5でエッジAIと顔検出を結びつける 1 min Blog システムエンジニア/アーキテクト ソフトウェアエンジニア システムエンジニア/アーキテクト システムエンジニア/アーキテクト ソフトウェアエンジニア ソフトウェアエンジニア AI推論エンジンは、エッジでの人気が高まりつつあります。趣味や商業空間の組み込みシステムに、機械学習アルゴリズムや大規模言語モデルが移植されているのを見ることができます。このプロジェクトでは、Rockchip 3588プロセッサを搭載したOrange Pi 5を使用して、リアルタイムの顔検出器を構築します。つまり、ウェブカメラのビデオストリームからリアルタイムで人間の顔を検出します。 プロジェクトのセットアップ 始めるために、Orange Pi 5、USBウェブカメラ、そして私の 公開リポジトリのコードを使用します。Orange Pi 5とRockchip RK3588プロセッサのセットアップ方法については、 Orange Pi 5とRockchip RK3588プロセッサの使い始めを参照してください。この例の素晴らしい点は、PCやLinuxを実行している他の高性能組み込みデバイス（例えば、Raspberry Pi 5）でも実行できることです。Orange Pi 5（または他のデバイス）のセットアップと実行が完了したら、いくつかのライブラリをインストールする必要があります。この例はLinux（具体的にはUbuntuを実行）を前提として設計されているので、Debianパッケージマネージャーにアクセスできることを前提とします。ターミナルから、次のコマンドを実行してください： 記事を読む