Altium Designer | 回路・基板設計ソフトウェア

PCBとは? コンポーネントの接続による回路の構築 PCBは、その機構内にコンポーネントと導体を内蔵した電子回路です。 Altium Designer 専門家を対象とする強力で使いやすい最新のPCB設計ツール。コンポーネントと導体を内蔵したPCB PCBは、その機構内にコンポーネントと導体を内蔵した電子回路です。導体には、銅箔トレース、パッド、ヒートシンク、伝導プレーンが含まれます。機構は、伝導材料のレイヤー間に絶縁材料が積層された構造になっています。全体の構造はメッキされており、非導電ソルダーマスクとシルクスクリーンで覆われて電子部品の位置にレジェンドが付けられています。 PCBは、伝導性のある銅箔層と伝導性のない絶縁材料層を交互に重ねて構築されます。製造の過程で、内側の銅箔層をエッチングして所定の銅箔トレースを残し、回路コンポーネントを接続します。一度、エッチングした絶縁材料を銅箔層に積層し、これを繰り返してPCBが完成します。全てのレイヤーがエッチングされて積層されると、PCBの外側のレイヤーにコンポーネントが追加されます。表面実装部品はロボットにより自動適用され、スルーホール部品は手動で配置されます。その後、リフロー、またはフロー半田付けなどの手法で全ての部品が基板に半田付けされます。最終的なアセンブリがメッキされた後、ソルダーマスクとシルクスクリーンによるレジェンド付けが行われます。現在の業界におけるPCBの歴史 PCBとは何かという問いに答える前に、PCBがどこから生じたのかを理解することから始めましょう。何百もの穴を持つHDI設計を実現し、PCBの電子接続がスマートフォンから心拍数モニターやロケットまでのあらゆる機器を動かすようになるまでには、非常に長い歴史がありました。配線基板からフレキシブルPCBまで、さらにはテクノロジーが将来的に実現するものまで、そこに至るプロセスは興味深いものです。 PCB以前の電子回路は、ワイヤを1本ずつ部品に接続して構築されていました。金属部品をワイヤと一緒に半田付けして伝導経路を形成していたので、部品数の多い大型回路には多数のワイヤが含まれていました。ワイヤが多すぎて絡み合ったり、デザイン内に大きなスペースが存在したりすることもありました。デバッグは困難で、信頼性が低下し、多数の部品を手動で半田付けしてワイヤ接続する必要があったため、製造には時間がかかっていました。回路図の描画中、レイアウトに対してネットルールが設定されます。 PCB上でネットを使用した部品の接続 PCBで銅箔を使用してネットを配線すると、ワイヤが不要になります。回路図から始めて部品を配置し、基板レイヤーに沿ってピンを接続し、よく考えてネットを配置します。はじめに自動配線を使用し、重要なネットは手動で配線します。Altium Designerの自動配線を使用すると、複数のネットを簡単に配線できます。現在の回路の状況をふまえて、ワイヤとネットを比較評価します。ブレッドボードを使用した設計の利点と欠点について考える回路図を調べてレイヤースタック要件を評価します。適切なレイヤースタックの構築方法を読む部品の配置が完了したら配線を開始します。

高速PCB設計における伝搬遅延とは何か？高速設計では、伝搬遅延とは何かという問題に直面することがあります。Altium Designerは、これを専門的に扱うための設計ツールを提供します。

Thought Leadership 高速データ処理におけるキャリー伝搬遅延とは何か？友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。伝播遅延のレビュー PCB内の伝播遅延（より適切には伝送遅延と呼ばれます）に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください並列データ処理における伝搬遅延とスキューデータを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体のスキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです（両方の加算器が同じ論理ファミリーからのものであると仮定）。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。シミュレーション結果を信頼できることを確認してください

Customer Success Stories Sanden Vendo Learn how one of America’s largest vending equipment designers transformed their PCB design process with Altium Designer.

Easy, Powerful, Modern

Altium Designer - 回路・基板設計ソフトウェア