Mobile menu
Develop
ホーム Develop

Altium Develop

Altium Develop は、境界のない製品共創を可能にし、サイロ化を解消して制約を取り払い、協業を「別々に作業すること」ではなく「一体となって進めること」へと変えます。あらゆる変更、コメント、意思決定がリアルタイムかつ完全なコンテキストのもとで行われるため、あなたとコラボレーターは常に可視性を保ちながら、完全に足並みをそろえることができます。電気、機械、ソフトウェア、調達、製造まで、あらゆる分野が、データ、コンテキスト、目的を統合する共有環境でつながります。

Altium Develop を入手する Altium Develop オンボーディングガイド
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
フィルターをクリア
インタープレーン容量とPCBスタックアップ インタープレーン容量とPCBスタックアップ 1 min Blog PCB設計者 PCB設計者 PCB設計者 この記事は、インタープレーン容量に関する洞察を提供し、PCBスタックアップの設計プロセスに対するガイダンスを提供することを目的としています。技術の進化を時が経つにつれて見ていくことは、PCBスタックアップに対する要求がどのように変化してきたかを見るのに役立ちます。 PCB製造の初期には、ロジック回路が非常に遅かったため、唯一の懸念事項はロジック部品やディスクリート部品間の接続をどのように行い、各部品にDC電力を供給するための経路を提供するかでした。必要だったのは、すべての配線に対して十分な信号層を提供し、DC電力を最小限のサグやドロップで供給するために電力経路に十分な銅を配置することでした。使用されるガラスクロスの種類や、樹脂システム、各ラミネートの厚さは重要ではありませんでした。目標は、はんだ付けプロセスに耐え、信頼性がある最低価格のPCBを提供することでした。 最終的にICは、反射やクロストークなどの問題が重要になるほど高速になりました。これを実現したロジックファミリーはECLでした。当時、ECLの主なユーザーはIBM、Control Data、Cray Researchなどの大手コンピュータ企業でした。これらの企業には、スタックアップを設計するために必要なインピーダンス計算を行うエンジニアが在籍しており、また、公共市場の製造業者がまだ彼らの要件を満たすために必要な製造管理を行う能力を持っていなかったため、自社内にPCB製造施設を持っていました。 1980年代半ばには、当時最も一般的に使用されていたロジックタイプであるTTLが高速化し、反射が問題となり、PCBに制御インピーダンスが必要になりました。TTLやCMOSで設計していたエンジニアのほとんどが、制御インピーダンスPCBをどのように実現するかについての理解を持っていなかったため、彼らは製造業者に既知のインピーダンス、通常は50オームのPCBを提供するよう要求しました。製造業者は、その能力を持っていませんでした。なぜなら、彼らのスキルセットにはめっき、エッチング、積層、穴あけが含まれていたからです。それでも、エンジニアは製造業者にインピーダンス計算を要求しました。筆者はこの時期に活動しており、製造業者がインピーダンスを計算する能力を開発するのを手伝うために多くの時間を費やしました。このタスクにおける彼らのスキルは非常に当たり外れがあり、多くの場合、今日でもそうです。 この後すぐに、並行して走るトレース間のクロストークが問題となり、設計者はトレースがどれだけ近く、横に並び、上下に配置されるかに注意を払う必要がありました。 1990年代半ばになると、速度が大幅に上昇し、100MHz以上で動作する必要がある容量を必要とするため、ほとんどの製品がEMIで失敗していました。電源レールに配置された離散キャパシタでは、その取り付けインダクタンスのためにこの問題を解決できませんでした。これが、インタープレーン容量または埋め込み容量として知られるようになった理由です。インタープレーン容量は、電源プレーンとグラウンドプレーンを非常に近く、通常は3ミル未満に配置することで作り出されます。 したがって、現在、スタックアップ設計には3つの要求があります：制御されたインピーダンス、クロストーク制御、そしてインタープレーン容量の必要性です。一部の製造業者はスタックアップでインピーダンスを正しく得ることができますが、他の2つを考慮する方法はありません。この責任は、必要なものと必要な制御を実装する方法を唯一知っている設計エンジニアにあります。 2000年代半ばまでに、多くの差動ペアの速度が非常に速くなり、ラミネートやプリプレグに使用されるガラス織物がスキューとして知られる現象を引き起こし、信号を破壊することがありました。スキューとは、受信機に到着する際の差動ペアの二つの側面のずれのことです。さらに、ラミネートの損失がこれらの高速信号に影響を与え始め、エンジニアリングチームは損失目標を満たすとともに上記のすべての要件を満たす低損失ラミネートを求めることを余儀なくされました。これらのニーズを満たすための利用可能な材料に関する詳細な議論は、このドキュメントの第3章に含まれています。 上記の理由から、設計エンジニアは設計を主導する必要があります。これを成功させるためには、製造プロセスと材料に関する徹底的な理解が不可欠です。このセクションでは、制御インピーダンス、クロストークの管理、適切なインタープレーン容量の作成、スキューを管理するための正しい織物の指定という4つの制約を満たすPCBスタックアップの設計に関わるすべてのトピックをカバーします。 インタープレーン容量を考慮してレイヤーを配置する 特定の設計において、電源層、グランド層、および信号層の数が決定された後、すべての信号整合性ルールが遵守され、電力供給のニーズが満たされるようにそれらを配置することは、一連のトレードオフです。層間キャパシタンスが必要な場合は、グランド層と電圧層が互いに近接して配置される必要があります。 図2.1 は、10層PCBにおけるルーティング層と電源層キャパシタンスの間のトレードオフの例です。図2.1の左側のスタックアップには6つの信号層がありますが、密接に配置されたプレーンのペアは1つだけです。これはルーティングスペースには良いですが、層間キャパシタンスが必要な場合には電力供給にはあまり適していません。右側のスタックアップはルーティング層が4層しかないです（最も近いプレーンから遠すぎるため、2つの外側層は適切なインピーダンスを達成できませんが）、しかし今はプレーンのペアが2セットあります。これは層間キャパシタンスには良いですが、ルーティングスペースにはそれほど適していません。 図2.1 10層PCBの層を配置する2つの可能な方法。 上記の両方のケースにおいて、すべての信号層は、外側の2層を除いて、ラミネートの断片を通して平面と結合されています。前述のように、これらの層は最も近い平面から遠すぎて、適切なインピーダンスを達成することができません。これらは電源トレースやコンポーネントの取り付けパッドに使用できます。 層の配置が決定されたら、次のステップは、最低のコストで最高の性能を達成するために、各誘電体層の厚さを選択することです。クロストークを最小限に抑えるためには、信号層とその平面パートナーの間の空間に対してSI目標を満たす最も薄いラミネートを選択することが望ましいです。これが完了すると、目標インピーダンスを達成するために必要なトレース幅が計算されます。その後、電力平面間のプリプレグの厚さが、絶縁破壊電圧要件を満たし、隣接する平面の空隙を十分に樹脂で満たすことができるように選択されます。これは通常、3ミル厚の単一ガラスプライで、約2.5ミルに圧縮されます。 図2.1の右側の例では、選択されるべき3つのプリプレグ層が残っています。これらは、スタックアップの中央にあるものと、外層のすぐ下にある2つです。（このスタックアップの外層は制御インピーダンス層として使用できないため、その下の平面上の高さは重要ではありません。）これら3つのスペースの厚さは、最終的な厚さに到達するために材料を追加するために使用でき、これら3つのエリアの厚さの変化はPCBの全体的な性能にほとんど影響を与えません。 記事を読む
チャネル動作マージンはそんなに悪くない チャネル動作マージンはそんなに悪くない 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア COMとは何か？ Channel Operating Margin（チャネル動作マージン）またはCOMは、よく理解されていない概念です。理解されていないため、多くの人々はそれが本当に何かを意味するのか疑っています。結局のところ、チャネル品質がデシベルで表される単一の数字でどうやって表せるのでしょうか？実は、COMはアイパターンを使用したチャネル検証技術の長い進化の最新の段階なのです。このブログでは、COMの進化をその起源まで遡り、悪名高いCOMメトリックに意味を与えます。 最初のチャネル動作マージン：アイパターン まずはアイパターンから始めましょう。アイパターンは、長いシリアルデータの流れを見る方法です。Keysight ADSやPyBERT [1] [2]が登場する前は、アイパターンはデジタルサンプリングオシロスコープやリアルタイムスコープで測定されていました。アイパターンウィンドウでは、y軸の単位は電圧で、x軸の単位は2つの単位間隔にわたる時間です。単位間隔、またはUIは、1ビットが通過するのに必要な時間です。したがって、2UIの時間内に、画面の中央に1ビットのデータを半ビットのマージンを両側に持たせて中央に配置できます。しかし、1ビットだけを見るのではなく、すべてのビットが一度に重なり合い、シリアルデータの全ストリームが画面上に表示されるまで重ねていきます。信号品質は、中央の穴の大きさで定量化されます。アイパターンがとても良好に見える場合、エンジニアが「そのアイを通してトラックを運転できる！」と言うことがあります。開口部を定量化する最も一般的な方法は、幅、高さ、または面積です。アイのDC点での交差はジッターであり、ジッターは通常、ヒストグラムを用いて統計的に測定されます。 図1. シリアルビットストリームの例。 早期のチャネル仕様、そして場合によっては受動部品の仕様では、合否判定基準としてアイマスクと呼ばれるものが使用されていました。アイマスクは通常、アイ幅とアイ高さによって定義されるダイヤモンド形の領域です。合格するアイは、アイマスク内に検出されたサンプルまたはヒットが限られた数しかありません。1と0のパターンは標準によって指定され、通常は疑似ランダムビットシーケンスまたはPRBSパターンです。基本的に、パターンを10Gb/s未満と10Gb/s以降の2つのカテゴリーに分けることができます。10Gb/s未満では、ほとんどのシステムで8b10bエンコーディングが使用され、PRBS 7が適切なパターンでした。IEEEが802.3baで10Gb/sを導入したとき、エンコーディングは64b66bスクランブラーに切り替わり、PRBS 31が主流になりました。今日でも112Gb/sで、PRBS 31、またはQPRBS 31が最も使用される標準パターンです。 統計的に言えば 測定されたアイパターンの後、StatEyeは受動チャネルを評価する次の方法であり、OIFによって広く使用されました。StatEyeの背後にある考え方はここで詳しく説明されています：[3] 簡単に言うと、StatEyeはシステムのパルス応答を使用してアイパターンを予測します。パルス応答とは、1-UIの正方形パルスで興奮させたシステムの時間領域応答であり、システムは等化を含む受動チャネルです。StatEyeで利用可能な等化技術には、FFE、CTLA、DFEがあります。システムの伝達関数はSパラメータから収集されます。チャネルSパラメータはシミュレートできるため、StatEyeは多くのチャネルと等化設定を試して、何が機能するかを見る効率的な方法です。その間、アイマスクは統計的に予測されたアイオープニングを使用しての合格/不合格基準です。 StatEyeとCOMの間のどこかで、ピーク歪み分析（PDA）がある程度一般的になりました。この方法は、HeckとHallによって「高速デジタル設計のための高度な信号完全性」[4]でよく文書化されています。要約すると、StatEyeと同じパルス応答を使用しますが、出力は単にいわゆる最悪のケースのアイ開口となります。PDAはデータをでっち上げないため、個人的に好きな理由です。自分で実装してみたところ、PDAは高い信頼性を持って最悪のケースのアイパターンを予測することがわかりました。しかし、PDAとStatEyeはチャネル内の送信機と受信機の影響を含まず、最適なイコライゼーション設定を手動で見つける必要があります。 記事を読む
製造の準備：PCBパネル化ソフトウェア 製造の準備：PCBパネル化ソフトウェア 1 min Blog 製造業に従事している方や新製品を生産する予定がある方にとって、生産性が重要なキーワードです。産業革命以来、人時あたりの製品数を増やすことに焦点が当てられており、PCBも例外ではありません。新製品を市場に出す際、必要以上に注文に費用をかける理由は何でしょうか？ PCB製造プロセスの生産性を向上させる方法の一つは、適切なパネライゼーションスキームを使用することです。適切なPCB設計ソフトウェアを持っていれば、パネライゼーションは比較的簡単なプロセスとなり、ボードごとのコストを削減できます。外部のCADプログラムをパネライゼーションに使用したり、デフォルトの長方形の配置を使用する代わりに、PCB製造に特化した優れたCADパッケージを使用することで、各パネルから最大限の効果を得ることができます。 パネライゼーションによる製造準備 パネライゼーションは、標準サイズの単一パネル上に複数のボードを配列するプロセスです。これは、1枚の大きなPCB基板上にボードのコピーを作成するようなものと考えてください。単一のパネルを組み立ておよび分離機械を通すことは、おおよそ固定費となり、製造業者は通常、パネルごとのPCB価格を見積もります。目標は、工具の制約を満たしながら、単一のパネル上に可能な限り多くのボードを配置することです。 製造、分離、および組み立てのためにパネライズされたボードを準備する方法の一つとして、パネライズされたPCBとPCB自体の両方に フィデューシャルマーカーを配置する必要があります。これらのマーカーはパターン認識マーカーとも呼ばれ、ピックアンドプレース機械がボードの向きを確認し、ボード上の異なる位置間の距離を測定するため、または指定された許容範囲を満たさないボードを拒否するために使用されます。 フィデューシャルマーカーは一般的に、ボードの対角線上の角とパネルの対角線上の角に配置する必要があります。測定のためです。3つ目のフィデューシャルマーカーは、向きを確認するために別の角に配置できます。これにより、ピックアンドプレース機械やその他の組み立て機械がパネルが正しい向きでロードされたかどうかを判断でき、自動組み立て機械はこれらのマーカーを使用して、コンポーネントを正しい位置と向きで取り付けることができます。 標準化された工具装置は、各パネルにサイズ制約を設けることもでき、ボード間の間隔を制約します。パネルの配置を計画したら、分離プロセスを考慮に入れ、ボード間に分離ツールのためのスペースを含める必要があります。ボードに使用される正確な工具処理は、主にその厚さと基板材料に依存します。 非常に薄い基板を扱っていて、大きな機械的ストレスに耐えられない場合、レーザーカッターやCNCマシンのルータービットを使用して、各パネルを簡単に切り出すことができます。パネルが非常に薄くて広い場合、ルータービットは通常、基板の中心付近のストレスを減らすために遅く動作し、実際にはスループットを減少させることがあります。 基板が厚くなったり、基板用の材料が頑丈なものを使用する場合、鋸を使用した手動または自動の切断プロセスでパネルから基板を分離することができます。一般的な方法の一つは、パネル内の各基板の周りにV字型の溝を配置し、ピザカッターに似た鋸を使用して、これらの溝に沿って切断することで基板を分離することです。 基板を分離する方法に関わらず、基板にフィデューシャルマーカーを簡単に配置し、工具用のスペースを提供できるPCB設計ソフトウェアパッケージが必要になります。パネル化の計画を立てる際には、基板がどのように分離され、パネル上で必要なクリアランスがどの程度かを確認するために、製造業者に連絡することが最善です。 ECADソフトウェアでのパネル化 一部のソフトウェアパッケージでは、CAD、パネライゼーション、 製造業者向け納品物、および設計検証ツールを異なるプログラムやモジュールに分けています。これにより、基板を一つのプログラムで設計し、別のプログラムでパネライズし、そして設計プログラムで基準マークや工具仕様を定義する必要があります。時間の無駄とはこのことです... 設計ソフトウェアが 部品表やパネライゼーション機能と別々の場合、プログラム間の切り替えに時間がかかります。設計をプログラム間で移動すると、レイアウトがパネライゼーションソフトウェアにインポートされる際にエラーが発生する可能性があります。さらに悪いことに、パネルを手動で描画する必要がある場合、正しい詳細を含めないとパネルの向きに曖昧さが残ります。 曲がった基板を扱っている場合や、同じパネルに異なる基板を配置したい場合、パネルを手動で描画して最適化するのにさらに時間がかかります。パネライゼーションユーティリティとPCBソフトウェア間でデータをやり取りすると、互換性のエラーが発生しやすくなり、時間の無駄になります。代わりに、これらのツールが組み込まれたPCB設計パッケージが必要です。パネライゼーション設計ツールでは、基板がどのように配置され、製造業者によってどのように分離されるかを指定できるようにする必要があります。 唯一、設計、製造データ生成、シミュレーション、およびサプライチェーン管理ツールを一つのパッケージに統合したPCB設計ソフトウェアは、 Altium Designer 記事を読む
統合ツールがマルチボードPCBシステム設計を容易にする方法 統合ツールがマルチボードPCBシステム設計を容易にする方法 1 min Blog PCB設計者 電気技術者 システムエンジニア/アーキテクト PCB設計者 PCB設計者 電気技術者 電気技術者 システムエンジニア/アーキテクト システムエンジニア/アーキテクト コンピューターを分解したことがあるなら、システム全体が単一のPCBに収まるわけではないことを知っているでしょう。さまざまなアプリケーションで使用される最も複雑なデバイスはマルチボードシステムであり、これらのシステムを設計するには想像力、計画、そして適切な設計ソフトウェアが必要です。 リジッドフレックスPCBは、マルチ回路ボードシステムの別のタイプに過ぎず、ボードの各部分を設計する際の同じ設計コンセプトが、それらを接続するフレックスリボンにも適用されます。すべてのマルチボードシステムがリジッドフレックスシステムである必要はありませんが、設計ソフトウェア内でボード間の接続を設計する必要があります。統合設計環境で最高の設計ツールを使用すれば、どのタイプのマルチボードシステムも簡単に設計できます。 マルチボード設計における機能ブロック マルチボードPCB設計を最初に作成するときは、スキーマティックを構築する前に、システムの30,000フィートビューから始めるのが最善です。マルチボードシステムは、単一のシステムにさまざまな機能を組み込みます。システムのブロック図を作成すると、システム内の異なる機能がどのように機能ブロックに分けられるかがより簡単に見えます。 ブロック図で機能ブロックが分離されているように、マルチ回路基板システムでは異なる機能ブロックを異なる基板に分けることができます。コンピュータの動作を考えると、表示、メモリ、ネットワーク接続、その他必要に応じた機能用の異なるカードがあります。 機能ブロックに基づいて異なる基板に機能を分離することは、各基板の適切なレイヤー数を決定するのにも役立ちます。すべてを一つの基板に組み込む場合、システム全体で最大レイヤー数をデフォルトにする必要があります。代わりに、基板が分離されている場合、異なるブロックでレイヤー数を少なくすることができ、全体の製造コストを下げることができます。システム内の一部の基板では、高レイヤー数の多層基板に HDIデザインが必要になる場合がありますが、他の基板は単純な4層基板で十分に機能します。 パッケージ仕様は、マルチボードシステム設計における各基板のサイズと形状を制限します。パッケージが何らかの方法で曲がる必要がある場合は、複数の基板を接続するためにフレックスリボンを使用する必要があります。それ以外の場合は、銅線を使用した標準的なコネクタとケーブルでシステム内の基板を接続できます。 3D設計ツールは、優れたマルチボードシステムを構築するのに役立ちます 痛みの原因を知る PCB設計ソフトウェアがIC設計など他の領域ではなく、マルチボードPCB設計に実際に焦点を当てている場合、マルチ回路基板および リジッドフレックスシステムを設計するための専門ツールが含まれます。これには、単一のプロジェクト内でシステム内の各ボードの構造をカスタマイズできるスタックアップマネージャーが必要です。ほとんどの設計プログラムでは、複数の設計プロジェクト間で前後に切り替える必要があり、これにより重要なシミュレーション、分析、および検証機能が実質的に無用になります。 マルチボードシステムの設計をリジッドフレックスボードとして作成することにした場合、レイヤースタックアップマネージャーは、フレックスリボンをPCBの別のセクションとして、固体銅層またはクロスハッチ銅として、電力、グラウンド、および信号を簡単にリンクできるようにする必要があります。これはすべて、単一のプロジェクトおよび単一のプログラム内で行われる必要があります。これにより、設計機能が視覚化、分析、およびルールチェックツールと直接統合されることを保証します。 デザインの検証は、要求に応じて設計ルールに対するチェック以上のものです。複数の回路基板やリジッドフレックスシステムを扱う場合、潜在的な信号問題を診断するための統合シミュレーションと、フォームファクターを検証するための3Dビジュアライゼーション機能が必要です。他のPCB設計プラットフォームでは、これらの機能をアドオンとして購入する必要があり、これらのアドオンは単一のプログラムに直接統合されません。依然として設計モジュール間を移動する必要があり、これは生産性を低下させ、データエラーの大きなリスクを生み出します。 最高のマルチボード設計ツール マルチボードおよびリジッドフレックスシステムを扱うには、ボードが単一のシステムにどのように同期するかのアイデアを得ることができる3D設計およびビジュアライゼーションツールが必要です。機械設計チームと電気設計チームは、各エリアの設計プログラムが統合されていなかったために、互いに孤立していました。 MCADとECADの機能を単一のプログラムで統合するソフトウェアを使用すると、各領域の設計者が協力して、デバイス全体に最適なボードサイズ、配置、および機能性を決定でき、全体的な設計プロセスを合理化できます。 本格的なMCAD/ECADコラボレーションにより、PCBデザイナーは機械設計者やDFMエンジニアと協力して、3Dモデル内で基板を分析することができます。これにより、製造ラインを離れる前に衝突を防ぐことが容易になります。設計チーム間でファイルが受け渡される反復的な設計プロセスを使用する必要はありません。代わりに、製品の3Dモデルを.STEPファイルで組織全体で共有でき、設計プロセスに関わる全員が単一のプログラムで設計作業を行うことができます。 階層的な回路図で設計をサポートするPCB設計ソフトウェアを使用すると、マルチボード設計がはるかに簡単になります。デバイスを異なる機能ブロックに分割する際、各ブロックに独自の回路図を割り当て、ブロック図のように簡単に回路図をリンクさせることができます。それから、設計の各部分を異なるPCB上でキャプチャし、マルチボードシステム設計が実際に形になるのを見ることができます。 フレックスリボンを使用して基板間の接続を構築することにした場合、リジッド領域とフレックス領域を定義し、フレックスリボンがリジッドセクションの内部層にどのようにリンクするかを定義できるレイヤースタックアップマネージャーが必要です。CADツールは、2Dおよび3Dでボードの配置を簡単に視覚化できるようにする必要があり、ルーティングツールはフレックスリボンを介して相互接続を非常に簡単にルーティングできるようにする必要があります。 記事を読む
電源供給システムの設計 電源供給システムの設計 2 min Blog 集積回路テクノロジーが、単体ICへの数十億のトランジスタの搭載を可能にした結果、1つのチップに非常にパワフルなシステムを構築できるようになりました。それにより、テレビゲームや携帯電話、その他の多くの製品に、かつてはコンピュータールーム全体を占めたスーパーコンピューターに匹敵する機能を組み込めるようになりました。このICテクノロジーは、かつでは非常に高価なマイクロ波回路でのみ可能だったマルチギガヘルツの範囲の出力信号の発生を可能にしました。 この特性の多くのメリットと同じように、対処が必要な副作用があります。これらの大規模CIは多くの場合、複数の異なる動作電圧が必要です。大部分は、最大100アンペア程度の電流の流れる1ボルト電圧を大幅に上回る必要はありません。これに加え、後に説明しますが、PCBのパワーレールから要求される周波数はギガヘルツにまで拡張できます。これら全ての要件を満たすことは、手間のかかる作業です。設計者は、従来のレベルのテクノロジーで必要とされるより多くの工学的スキルを使用しなければなりません。残念ながら、現在のアプリケーションの注意書きに記載の手法の多くは、必要なアドバイスが含まれていません。本章は、技術者が電源供給システム（PDS）を滞りなく設計する方法について、これらの新しい技術の必要性に対応できるよう、これらの新たな課題を明らかにし、助言を提供することを目的としています。 理想の電源 図5.1には理想的な電源が描かれています。理想の電源は、よく「電圧ソース」と呼ばれます。電源ソースの出力インピーダンスがゼロです。これは、電源供給負荷（電流）がどれほど多く必要でも出力電圧を一定にするためです。さらに、交流電流の周波数の値にかかわらず出力電圧を一定にするためです。残念ながら、実際の電源はこのようにはなりません。実際の電源は全て、DCでも、論理回路が必要とする周波数でも、出力インピーダンスはゼロではありません。 図5.1 理想的な電源 実際の電源 図5.2には実際の電源が描かれています。ご覧のとおり、電源ソースと直列に出力インピーダンスが接続されています。この図は、電源供給システムの設計に関する問題を示しています。 この出力インピーダンスは周波数によって異なります。ある周波数では高インピーダンス、また別の周波数では低インピーダンスになります。出力インピーダンスが大きい場合、必要な電流量の変動は出力電圧の変動につながります。これがリップルという現象です。設計者の目標は、リップルを最小化するために、負荷が電流を必要とする状況で、全ての周波数で低出力インピーダンスとなるPDSを設計することです。 図5.2 理想的な電源 リップルとは リップルは、電源のVddレール上の電圧変動です。リップルは、電源の出力インピーダンス全体での電圧降下を生み、負荷で検知される供給電圧の減少を引き起こす負荷電流の変動の結果、発生します。過剰なリップルは、電源回路の正常動作には低すぎる電源のVdd電圧を発生させ、システムの故障の原因となる可能性があります。過剰なリップルは、ほとんどのシステムでEMIの主要ソースとして表示されてきました。この主要ソースは、あるPCB内のVddプレーンに経路のある信号線に直接接続されています（このことが、「重要な」信号線はGNDプレーンにのみ配線されなければならないという経験則の1つを生み出しました）。過剰なリップルは、しばしば高速リンク内のSERDES（シリアライザ/デシリアライザ）に電力を供給するためリニア電源のみを使用することの理由になっています。 リップルの原因については混乱が多々あります。リップルは、バイパスまたはデカップリングされるべき未確認のソースから生じるある種の「ノイズ」ではありません。電圧レール上にリップルが生じれば、リップルに含まれる周波数におけるPDSのインピーダンスが高すぎるという赤信号です。修正方法は、PDSを再設計して該当周波数でのインピーダンスを削減することです。PDSのインピーダンスを削減する通常の方法は、「デカップリング」コンデンサーを追加することです。注意すべき点は、このコンデンサーが何も切り離さないということです。このコンデンサーは、スイッチングイベントをサポートするため、電荷のローカルソースを提供します。スイッチングイベントをサポートするために使用する電荷を蓄積しているので、「クーロンバケット」という呼び方のほうが適切でしょう。このことが理解できれば、PDSのためにどれだけのクーロン量がどの周波数で必要かを見極めることはエンジニアリングの仕事になります。 Vddのリップル コンデンサーまたはクローンバケット 全ての設計者は、論理コンポーネントおよびアナログコンポーネントの周辺にコンデンサーを配置することを要求されてきました。多くの場合、配置するべき数と位置に関する指示は、アプリケーションの「使用上の注意」に記載されてきました。仮に注意書きがあったとしても、適切な種類および数のコンデンサーの使用や位置の適切な定義が確保できていることは、ほとんどありませんでした。 コンデンサーが、基板上のスイッチングイベントへの電荷の供給能力を限定するための2つの寄生を保持していることを認識することは重要です。図 5.3は理想的なコンデンサー、実際のコンデンサー、実際のコンデンサーのインピーダンス対周波数を示す図です。実際のコンデンサーは、それと直列にインダクタンス（Lp）と抵抗（RP）を保持することに注意してください。これらは、コンデンサーのサイズがどれほど小さくなっても避けられない不要の寄生の一部です。 図 記事を読む
リジッドおよびリジッドフレキシブルPCBのレイヤスタックアップ リジッドおよびリジッドフレキシブルPCBのレイヤスタックアップ 1 min Blog PCB設計者 PCB設計者 PCB設計者 多層PCBの構築は、レゴで建物を作るのと似ています。部品は全て簡単に組み合わせられますが、設計としてまとめるには、従うべき指示があります。最近は、シングルレイヤや、トップレイヤとボトムレイヤの組み合せは、最も単純なPCBでのみ使用されます。マルチレイヤのPCBは、今や例外ではなく標準です。製造業者は最高30層のPCBを組み立てることができます。それらの基板におけるレイヤスタックアップの方法は、実際に適用するさまざまな場面で重要です。 PCB設計者は、回路基板の作成方法における変化に対応すべく設備を整える必要があります。PCB設計者の主な設備とは何でしょうか? 言うまでもなくCADツールです。どのようなプリント基板も、後方支援のため、強力にサポートしてくれるPCB設計ソフトウェアが必要になります。これは、デザインルールの把握がやや難しい、フレキシブルおよびリジッドフレキシブル回路ではなおさらです。レイヤスタックに振り回されず、今後もフレキシブル回路基板のプリントを円滑に行いましょう。 マルチレイヤのスタックアップ方法 理想の世界では、レイヤスタックアップの方法は、EMIおよびクロストークを完全にブロックするようにトレースとGNDプレーンを配置でき、フレキシブルおよびリジッドフレキシブル設計に適応できるはずです。例えばルームの温度を過度に熱することはないでしょう。明らかにそれは無理な注文です。あらゆる要件を完璧かつ同時に満たすことのできるスタックアップの方法はありません。 ピン密度が高い基板は一般に、より多くの信号層を必要とします。また、標準的なPCBに含めるべきレイヤの数に関する一般的なガイドラインがあります。レイアウト中の配線密度に応じて、いくつかの信号層は不要で削除可能であることに気付くかもしれません。適切なレイヤ数が決まったら、EMIとクロストークへの影響に注意しながらレイヤを配置する必要があります。 典型的なマルチレイヤスタックアップは、信号層とパワー/GNDプレーンが交互に配置されます。各レイヤは、絶縁体コアまたはプリプレグによって仕切られます。推奨されるスタックアップの配置は、基板のレイヤ数によって異なりますが、レイヤ間のEMIとクロストークを抑制するため、上記のガイドラインを必ず守ってください。熱問題に対応するには、マルチレイヤ基板にもかかわる可能性のある設計上の考慮が必要です。 アナログおよびデジタル要素を持つデバイスは、マルチレイヤスタックアップに別々のGNDレイヤを使用する必要があります。2つのGNDプレーンは1点でのみ接続してください。同じことが、アナログおよびデジタル信号層にも当てはまります。アナログおよびデジタル信号層を分けて1点でのみ接続することは、ノイズ結合を回避できるよい方法です。ほかに、GNDにシングルレイヤを使用してGNDプレーンをデジタル部分とアナログ部分に分割する方法があります。 フレキシブル回路基板では、配線はそれほど問題にする必要はありません アナログおよびデジタルの信号層をそれぞれのGNDプレーンで分けるのは、 EMIを回避するよい方法です。アナログおよびデジタル信号層の間にGNDプレーンを配置すると、2つのレイヤの間に効果的なシールドを作ることになります。アナログGNDプレーンはアナログ信号層に隣接して配置する必要があります。デジタル信号層も同様です。これにより、各信号層は、それぞれのGNDプレーンにリターン電流のみを誘導します。 リジッドフレキシブルスタックアップ リジッドフレキシブルPCB設計にいったん取り組んだら、リジッド基板と同様のスタックアップを使用してフレキシブルリボンを定義する必要があります。フレキシブルリボンは、それが接続する基板より薄く、リジッド基板の内側のレイヤと同じスタックアップ構造でなければなりません。フレキシブルリボンは通常、基板間の信号を伝達する必要があります。また、GNDリターン接続が必要です。 パワープレーンまたはGNDプレーンをフレキシブルリボンを越えて拡張するつもりであれば、クロスハッチ銅箔を使用します。クロスハッチにより、純銅箔フィルムや銅箔での柔軟性が向上します。クロスハッチ銅箔は、フレキシブルリボンの信号層に シールドが必要な場合も使用する必要があります。 フレキシブルリボンに直接コンポーネントを配置する予定がない場合は、そのリボンのカバーレイの下に信号層が直接配置されている必要がありません。カバーレイの下に信号層があれば、SMTコンポーネントをリボンに直接配置できます。これが一般的な設計方法になりつつあります。 半田ランドは、カバーレイの信号層に直接配置される必要があります。カバーレイは、SMTコンポーネントが信号層にアクセスできるようパンチで穴が開けられる必要があります。必ず、自分の設計に対応してもらえることを 製造業者に確認してください。これらの機能やコンポーネントを曲げ領域に配置することは常に避け、コンポーネントの長手方向が曲げと平行になるようコンポーネントを配置します。 SMTコンポーネントはフレキシブルリボンにより効率的に管理できます リボンにコンポーネントを配置する別の方法として、ボタンメッキがあります。信号層はスタックアップのカバーレイの下に配置される必要があります。カバーレイにパンチで開けられた穴は、信号層へのアクセスにも使用されます。スルーホールビアが実装パッドに配置され、ストラクチャは特定の厚さまでメッキされます。ビアの穴が開いたままの場合は、スルーホールコンポーネントをフレキシブルリボンに配置できます。 記事を読む
統合環境における制約駆動設計とルール駆動設計 統合環境における制約駆動設計とルール駆動設計 1 min Thought Leadership 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー もし、人生のルールが自動的にチェックされたらどんなに素晴らしいだろうか。私はイタリア料理を作るのが好きだが、料理本とトマトソースの鍋の間を行き来するのは疲れる。キッチンでの唯一の自動ルールチェック機構はオーブンタイマーだ。幸いにも、PCBデザイナーにとっては、制約とルールのチェック機能を含む高品質のソフトウェアパッケージがあり、レイアウトと回路図を自動的にチェックできる。 ルーティング、スペーシング、伝搬遅延、ファンイン/ファンアウト、ビアに関する設計ルールをPCBに設定する能力は、PCB設計ソフトウェアの必須機能となっている。しかし、すべてのPCB設計ソフトウェアが同じように作られているわけではない。異なるプログラムでは設計ルールの定義が異なる方法で表示され、設計ルールは異なるインターフェースで定義され、いくつかの表示は他より直感的である。 PCB設計ソフトウェアは、設計ルールと制約を設定するだけでなく、これらのルールが回路図とレイアウトにどのように表示されるか、特定のアプリケーションに対してルーティング制約と指示をカスタマイズする柔軟性を提供すべきである。統合設計環境で作業するとき、設計ルールはプログラムの一部で定義され、レイアウト全体に適用される。 制約駆動型対ルール駆動型設計 制約ベースの設計とルール駆動型設計は、基本的な原則の下で動作します。定義された設計ルールに対してレイアウトをチェックし、設計者に違反を表示します。しかし、表面を掘り下げると、これらの方法論の間の主な違いは設計環境に関係しています。 制約駆動型設計を使用する一部のPCB設計ソフトウェア会社は、複数のプログラム間で制約定義を受け渡します。これが統合設計環境と呼ばれているにもかかわらず、設計はユーザーインターフェースの下で真に統合されていません。 真に統一された設計環境はこれを克服します。すべての制約定義とチェックが単一の統一インターフェースで行われます。回路図キャプチャプログラムからレイアウトプログラムに制約を送信する代わりに、回路図とレイアウトを一つの屋根の下で真に統合するソフトウェアを使用するのはどうでしょうか？ 言われているように、ルールは破るためにあるものです。すべての設計ルールがすべての状況に適用されるわけではなく、設計ソフトウェアの仕事は、ルールを破ったときに通知することです。デザイナーやエンジニアとして、そのルールがデバイスが適切に機能するために本当に重要かどうかを決定するのはあなた次第です。レイアウト内のルール違反を明確で視覚的な方法で示すグラフィックをカスタマイズできるべきです。誰もルール違反のリストをスクロールして、モデル内の違反要素を手動で探したいとは思いません。 一部の設計ルールは他のルールよりも優先される必要があります。これを念頭に置いて、設計ソフトウェアはどの設計ルールをプロセスで優先するかを定義できるようにするべきです。これにより、優先順位の順にルールが順次チェックされます。このタイプのルールチェックは不必要なルールの衝突を防ぎ、統合設計モデルを使用するソフトウェアパッケージ内でのみ機能します。 Altium Designerのルールエディタ 制約と設計ルール：不足した場合はどうなるのか？ 多層ボード、 HDIアプリケーション、高速設計、および 高周波設計において、ビアのパラメータと隣接する機能とのクリアランスを定義することは非常に重要です。これらの重要な構造に対する設計ルールを定義する際には、設計プロセスの各ステップでルールが設計にどのように影響するかを正確に表示するグラフィカルインターフェースを含めるべきです。 ビアとルーティングパラメータのグラフィカル表現を含まないソフトウェアは、設計者が抽象的な識別子に基づいてすべての設計ルールの意味を記憶することを強いるため、重要なルールを無視したり、誤って他のルールを適用したりする可能性があります。これはまた、新しい設計者が設計ソフトウェアに慣れるまでの時間を増加させます。 PCB設計ソフトウェアが、トレースクリアランスやビア設計のようなものにのみ設計ルールが適用されるという視点を取る場合、重要な機能に関する設計ルールを定義する機会を失います。信号整合性、高速設計、ルーティング指示、およびその他の仕様に関するルールは同様に重要であり、回路基板に同様の容量で影響を与えます。 あなたのソフトウェアにこれらの設計ルールが含まれていない場合、これらの重要な要件を満たしていることを確認する唯一の方法は、シミュレーションを含めるようにプロセスを調整することです。これらの領域の問題を修正することは時間がかかり、設計とシミュレーションの間を行き来する必要があります。設計とシミュレーションのソフトウェアが統合された設計環境に組み込まれていない場合、状況はさらに悪化します。 設計ルールはルーティングだけに関するものではありません 複雑なデバイスに取り組むとき、設計ルールは不可欠です。おそらく、制約エディタ、設計ルールチェック、 記事を読む