Mobile menu
開発
ホーム 開発

Altium Develop

Altium Develop は、境界のない製品共創を可能にし、サイロ化を解消して制約を取り払い、協業を「別々に作業すること」ではなく「一体となって進めること」へと変えます。あらゆる変更、コメント、意思決定がリアルタイムかつ完全なコンテキストのもとで行われるため、あなたとコラボレーターは常に可視性を保ちながら、完全に足並みをそろえることができます。電気、機械、ソフトウェア、調達、製造まで、あらゆる分野が、データ、コンテキスト、目的を統合する共有環境でつながります。

Altium Develop を入手する Altium Develop オンボーディングガイド
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
フィルターをクリア
高電力設計用のPCBトレース幅と電流の関係表 高電力設計用のPCBトレース幅と電流の関係表 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 銅は融点が高く強力な導体ですが、温度を低く保つための工夫が必要です。これは、温度を特定の制限内に保つために、電源レールの幅を適切にサイズ設定する必要がある箇所です。ただし、ここでは、特定のトレースを流れる電流を考慮する必要があります。電源レール、高電圧コンポーネント、および熱に敏感な基板のその他の部分を使用する場合、レイアウトで使用する必要がある電源トレース幅を、PCBトレース幅と電流の関係表を参照して決定できます。 もう1つのオプションは、IPC-2152/IPC-2221規格の計算機を使用することです。また、PCBトレース幅と電流の関係表は必ずしもすべてを網羅しているわけではないため、IPC規格の等価トレース幅と電流のグラフの読み方を知っておくと役立ちます。この記事で必要なリソースを確認します。 高電流設計で低温を保つ PCB設計と配線においてよく浮かぶ質問の1つは、任意の電流に合わせてデバイスの温度を特定の制限内に維持するため、またはその逆の状況で求められる推奨電源トレース幅を決定することです。典型的な運用上の目標は、基板の導体温度上昇を10～20°C以内に保つことです。また、高電流設計における目標は、温度上昇が必要とされる動作電流の制限内に収まるようにトレース幅と銅箔重量を調整することです。 IPCは、特定の入力電流に対するPCBトレースの温度上昇を適切にテスト・計算するための規格を開発しました。これらの規格がIPC-2221およびIPC-2152であり、どちらにもこれらのトピックに関する大量の情報が含まれています。明らかに、これらの規格が対象としているものは極めて広範で、ほとんどの設計者は、すべてのデータを解析してトレース幅と電流の関係を明確にする時間がありません。そこで、こちらで、電流と温度上昇を関連付けるのに役立ついくつかのリソースをまとめました。 トレース幅と電流の関係表（ 下記参照） トレース温度上昇用 IPC-2221計算機 トレース温度上昇用 IPC-2152計算機 以下の動画では、関連するIPC規格について概説し、予測力と適用性に関してそれらがどのように異なるかを説明しています。また、電流制限を計算するためのリソースや、特定の入力電流に対して予想されるトレース温度の上昇も示しています。 PCBトレース幅と電流の関係表 IPC 2152規格は、トレースとビアのサイズを決定する第一歩となります。これらの規格で指定されている式は、特定の温度上昇に対する電流制限を計算するための簡単なものですが、制御されたインピーダンス配線は考慮されていません。とは言え、PCBトレース幅と電流の関係表を参照することは、PCBトレース幅/断面積を決定する優れた方法です。これにより、トレースで許容される電流の上限を効果的に決定できます。これを使用して、制御されたインピーダンス配線用のトレースのサイズを決定できます。 高電流で動作する基板で温度上昇が非常に大きな値に達すると、基板の電気的特性が高温で対応する変化を示すことがあります。基板の電気的および機械的特性は温度によって変化し、基板は高温で長時間使用すると変色したり壊れやすくなったりします。そのため、私の知り合いである設計者たちは、温度上昇が10°C以内に収まるようにトレースのサイズを決めています。これを行うもう1つの理由は、特定の動作温度を考慮するのではなく、幅広い周囲温度に対応するためです。 以下のPCB電源トレース幅と電流の関係表は、銅箔重量1 オンス/平方フィートで温度上昇を10°Cに制限する多くのトレース幅と対応する電流値を示しています。PCBのトレースサイズの決定方法に関する説明は以上です。 電流 (A) 記事を読む
ECAD-MCAD コラボレーション - コミュニケーションのギャップを埋める ECAD-MCAD コラボレーション - コミュニケーションのギャップを埋める 1 min Blog 正直なところ、私たちは「いつもそのようにしてきたから」という理由で、毎日同じ方法で物事を行っています。スケジュールの圧力や外部からの要求があるため、これらのことをどのように改善できるかについて考える時間はほとんどなく、ましてや新しいことを実際に試みることなど考えられません。これが、異なる方法論を探求することへの投資意欲を難しくしています。 私たちの一般的な傾向は、持っているものを使い続け、リスクを避けることに重きを置く一方で、生産性を高め、手動介入を減らし、製品化までの時間を短縮する可能性のある新しい方法を探ることには消極的です。 ECAD-MCAD コラボレーションは、まさにその範疇に入ります。このプロセスが苦戦する主な理由は、利用可能なオプションに関する情報が一般的に不足していること、プロセスを実装および/または調整し、通常は別々の製品ドメインにわたって受け入れを得るために必要とされる作業量が多いと perceivedされることです。これにより、課題がほぼ不可能に思えることがあります。 「千里の道も一歩から」（老子）という言葉はここにも当てはまります。目標を定めた段階的なアプローチを定義し、焦点を絞り、最終目標を念頭に置くことで、最終的に測定可能な利益を得ることができます。 設計チーム間でデータを簡単に共有し、検証する必要性は、過去に比べてはるかに重要になっています。かつては、協力する人やチームが廊下の向こう側や同じ建物内にいた時代はとっくに過ぎ去りました。その結果、ECAD-MCADのコラボレーションをより信頼性が高く、効率的な方法で見直すことが、その隔たりを埋めるのに重要になるでしょう。 いくつかの情報、現在の方法論、そして日々のデータ交換を助けるだけでなく、結果の品質、プロトタイプの回転数の削減、全体的なコミュニケーションの改善といった問題に対処するかもしれない代替案について見てみましょう。 数字は嘘をつきません！ 統計によると、レビュープロセス中のエンジニアリング変更の手動通信のため、設計検証が全体の設計サイクル時間の60％から80％を占めています。 さらに、今日の複雑な設計の半数以上が、プロトタイプの設計が構築され検証された後に見つかったエラーのために再設計されなければなりません。 現在の方法論： 現在、多くの企業はデータ交換のためにIDF、DXF、またはSTEPファイルに依存しています。 これらの方法はしばらくの間使用されており、機能はしますが、提案のたびに、関連するREADMEファイルや変更点と場所を説明するマークアップされたPPTやPDFと共に、データベース全体を送受信する必要があります。これらのファイルは実際に共有されているデータから切り離されているため、情報が頻繁に見落とされ、エラーが発生することがよくあります。 他の問題には以下が含まれます： 提案された更新に関するフィードバックを待っている間に、設計プロセスは一般的に続行されます。つまり、変更が送信された直後に設計が古くなる可能性があります 提案された変更に関する質問は、通常、メール、音声、または直接のやり取りを通じて伝えられ、一般的に文書化されたり保持されたりしません 変更がいつ、誰によって、何のために、なぜ行われたかに関する完全な 追跡可能性の欠如 製造と組み立ての前にMCADおよびECADデータベースを明確に検証し比較する方法がないため、重大な問題が容易に見逃される可能性があります。 記事を読む
PCBのFR-4材料はすべて同じではありません PCBのFR-4材料はすべて同じではありません 1 min Blog PCB設計者 PCB設計者 PCB設計者 WARNING: THIS FIELD VALUE CONTAINS INDIVISIBLE ELEMENT WHICH IS BIGGER THAN COULD BE SENT TO THE OPENAI TRANSLATION! MAX CHUNK 記事を読む
PCIeレイアウトと配線のガイドライン PCIeレイアウトと配線のガイドライン 1 min Guide Books PCB設計者 PCB設計者 PCB設計者 子供の頃、コンピューターの筐体を開き、マザーボードに搭載された複雑なカードスロット、チップ、その他電子部品を見ると、製作者がどうやってこの部品すべてを正しく配置できたのか、不思議に思っていました。後にコンピューター・アーキテクチャーと周辺機器のPCB設計について学ぶと、私はPCB設計者が優れた電子機器を構築するために注いでいる労力に驚嘆しました。 最新のGPU、USB、オーディオ、およびネットワークカードはすべて同じ相互接続規格である、PCI Expressの背面で実行できます。PCIeデバイスの高速PCB設計に慣れていない場合は、PCI-SIG (Peripheral Component Interconnect Special Interest Group) から標準ドキュメントを購入しない限り、このトピックに関する情報が少し断片的になります。幸いなことに、基本仕様は実用的な設計ルールに分割できるため、適切なPCB設計ソフトウェアを使用して次のPCIeデバイスを簡単にレイアウトおよび配線できます。 他の高速設計/デザインと同様に、配線仕様に関する標準規格に盲目的に従っても、設計/デザインが意図したとおりに動作することは保証されません。プロトタイプの設計では徹底的にテストして、シグナルインテグリティーの問題が設計内に潜んでいないことを確認する必要があります。インピーダンスや配線長などの点ですべてを適切な配線仕様に合わせて設計したとしても、レイアウトの選択が不適切なために設計が失敗する可能性は依然としてあります。各世代のPCIe仕様にはテスト要件も含まれており、これは PCI-SIG Webサイトで公開されています。ここではテストには立ち入りませんが、このまま読み続けて、規格の内容と、新しい PCIe 世代に最適に準拠するようにPCIeカードを設計する方法の簡単な概要を確認してください。 配線仕様 現在、PCIeの仕様を統括する業界の作業グループであるPCI-SIGが、PCIeの5つの世代をリリースしています。 PCIe Gen 5は今年リリースされ、PCIe 記事を読む
過去と未来の技術、プリントエレクトロニクス プリントエレクトロニクス：過去と未来の技術 1 min Blog PCB設計者 電気技術者 機械エンジニア PCB設計者 PCB設計者 電気技術者 電気技術者 機械エンジニア 機械エンジニア プリントエレクトロニクス（PE）は、新しく急速に成長している相互接続ビジネスです。その起源は、家電製品用のプリントフレキシブルキーボードや、派手な雑誌や文献での技術の拡大にあります。PEの皮肉な点は、この技術が恐らく第二次世界大戦中に最初に使用され、すべてのプリント回路がその起源をPEに負っていることです。 アプリケーション PEについて最もエキサイティングなことは、それが開く新しいアプリケーションと市場の全てです。図1には、現在PE開発者によって追求されている市場のうちの10つが示されています。これらの市場の大多数において、アプリケーションは短命であり、実際のPE基板は使い捨て可能です。フレキシブルキーボード、プリントグルコースセンサー、プリントRFIDタグなど、いくつかのアプリケーションは既に確立されています。一方で、プリントバッテリーと電気泳動電解質で動く化粧品用しわクリームマスクなど、このリストにさえ載っていないものもあります。 材料 材料はPE開発者にとって依然として主要な課題です。多くのPEアプリケーションがコストに敏感であるため、現在の銀の導電性インクやポリイミドフィルムの絶縁体は、そのアプリケーションにとって高すぎます。現在の絶縁体候補は表1に、導体は表2に示されています。 研究では、基板としてのナノテクノロジーがガラス、プラスチック化紙、PET、導体としては銅、グラファイト/グラフェン、カーボンナノチューブ（CNT）を支持しているようです。 表2: 印刷エレクトロニクスに適した導電材料とインク 製造プロセス 印刷エレクトロニクスは、雑誌のような低コスト印刷を想起させます。その技術は、私たちの最も古く、最も自動化された技術の一つです。しかし、図2に示されている他の印刷技術もあります。 インクの印刷方法は、その解像度（マイクロン単位）と秒速平方メートルでのスループットの機能として特徴づけられます。 印刷に関するより詳細な表は表3に示されています。それは速度、解像度、フィルムの厚さ（マイクロン単位）、および使用できるインクの粘度をリストしています。 設計ツール Altium Designer® 19にアップグレードした場合、プリントエレクトロニクスの設計が可能であることに気付いたかもしれません。これは幸運なことです。なぜなら、多くのアイデアや革新的な電子機器がプリントエレクトロニクスの基板の形を取る可能性があるからです。3Dプリンティングは現在、銀ペーストや様々な絶縁体、抵抗性および容量性インクを使用してプリントエレクトロニクスを作成することができます。近い将来、半導体（P型およびN型）インクやOLEDペーストも利用可能になるでしょう。技術がより一般的になるにつれて、他の特殊インクや紙に似た改良された基板も開発されるでしょう。 プリントエレクトロニクスに関する包括的で詳細な説明については、Joseph Fjelstadの電子書籍「Flexible Circuit Technology-Fourth 記事を読む
インタープレーン容量とPCBスタックアップ インタープレーン容量とPCBスタックアップ 1 min Blog PCB設計者 PCB設計者 PCB設計者 この記事は、インタープレーン容量に関する洞察を提供し、PCBスタックアップの設計プロセスに対するガイダンスを提供することを目的としています。技術の進化を時が経つにつれて見ていくことは、PCBスタックアップに対する要求がどのように変化してきたかを見るのに役立ちます。 PCB製造の初期には、ロジック回路が非常に遅かったため、唯一の懸念事項はロジック部品やディスクリート部品間の接続をどのように行い、各部品にDC電力を供給するための経路を提供するかでした。必要だったのは、すべての配線に対して十分な信号層を提供し、DC電力を最小限のサグやドロップで供給するために電力経路に十分な銅を配置することでした。使用されるガラスクロスの種類や、樹脂システム、各ラミネートの厚さは重要ではありませんでした。目標は、はんだ付けプロセスに耐え、信頼性がある最低価格のPCBを提供することでした。 最終的にICは、反射やクロストークなどの問題が重要になるほど高速になりました。これを実現したロジックファミリーはECLでした。当時、ECLの主なユーザーはIBM、Control Data、Cray Researchなどの大手コンピュータ企業でした。これらの企業には、スタックアップを設計するために必要なインピーダンス計算を行うエンジニアが在籍しており、また、公共市場の製造業者がまだ彼らの要件を満たすために必要な製造管理を行う能力を持っていなかったため、自社内にPCB製造施設を持っていました。 1980年代半ばには、当時最も一般的に使用されていたロジックタイプであるTTLが高速化し、反射が問題となり、PCBに制御インピーダンスが必要になりました。TTLやCMOSで設計していたエンジニアのほとんどが、制御インピーダンスPCBをどのように実現するかについての理解を持っていなかったため、彼らは製造業者に既知のインピーダンス、通常は50オームのPCBを提供するよう要求しました。製造業者は、その能力を持っていませんでした。なぜなら、彼らのスキルセットにはめっき、エッチング、積層、穴あけが含まれていたからです。それでも、エンジニアは製造業者にインピーダンス計算を要求しました。筆者はこの時期に活動しており、製造業者がインピーダンスを計算する能力を開発するのを手伝うために多くの時間を費やしました。このタスクにおける彼らのスキルは非常に当たり外れがあり、多くの場合、今日でもそうです。 この後すぐに、並行して走るトレース間のクロストークが問題となり、設計者はトレースがどれだけ近く、横に並び、上下に配置されるかに注意を払う必要がありました。 1990年代半ばになると、速度が大幅に上昇し、100MHz以上で動作する必要がある容量を必要とするため、ほとんどの製品がEMIで失敗していました。電源レールに配置された離散キャパシタでは、その取り付けインダクタンスのためにこの問題を解決できませんでした。これが、インタープレーン容量または埋め込み容量として知られるようになった理由です。インタープレーン容量は、電源プレーンとグラウンドプレーンを非常に近く、通常は3ミル未満に配置することで作り出されます。 したがって、現在、スタックアップ設計には3つの要求があります：制御されたインピーダンス、クロストーク制御、そしてインタープレーン容量の必要性です。一部の製造業者はスタックアップでインピーダンスを正しく得ることができますが、他の2つを考慮する方法はありません。この責任は、必要なものと必要な制御を実装する方法を唯一知っている設計エンジニアにあります。 2000年代半ばまでに、多くの差動ペアの速度が非常に速くなり、ラミネートやプリプレグに使用されるガラス織物がスキューとして知られる現象を引き起こし、信号を破壊することがありました。スキューとは、受信機に到着する際の差動ペアの二つの側面のずれのことです。さらに、ラミネートの損失がこれらの高速信号に影響を与え始め、エンジニアリングチームは損失目標を満たすとともに上記のすべての要件を満たす低損失ラミネートを求めることを余儀なくされました。これらのニーズを満たすための利用可能な材料に関する詳細な議論は、このドキュメントの第3章に含まれています。 上記の理由から、設計エンジニアは設計を主導する必要があります。これを成功させるためには、製造プロセスと材料に関する徹底的な理解が不可欠です。このセクションでは、制御インピーダンス、クロストークの管理、適切なインタープレーン容量の作成、スキューを管理するための正しい織物の指定という4つの制約を満たすPCBスタックアップの設計に関わるすべてのトピックをカバーします。 インタープレーン容量を考慮してレイヤーを配置する 特定の設計において、電源層、グランド層、および信号層の数が決定された後、すべての信号整合性ルールが遵守され、電力供給のニーズが満たされるようにそれらを配置することは、一連のトレードオフです。層間キャパシタンスが必要な場合は、グランド層と電圧層が互いに近接して配置される必要があります。 図2.1 は、10層PCBにおけるルーティング層と電源層キャパシタンスの間のトレードオフの例です。図2.1の左側のスタックアップには6つの信号層がありますが、密接に配置されたプレーンのペアは1つだけです。これはルーティングスペースには良いですが、層間キャパシタンスが必要な場合には電力供給にはあまり適していません。右側のスタックアップはルーティング層が4層しかないです（最も近いプレーンから遠すぎるため、2つの外側層は適切なインピーダンスを達成できませんが）、しかし今はプレーンのペアが2セットあります。これは層間キャパシタンスには良いですが、ルーティングスペースにはそれほど適していません。 図2.1 10層PCBの層を配置する2つの可能な方法。 上記の両方のケースにおいて、すべての信号層は、外側の2層を除いて、ラミネートの断片を通して平面と結合されています。前述のように、これらの層は最も近い平面から遠すぎて、適切なインピーダンスを達成することができません。これらは電源トレースやコンポーネントの取り付けパッドに使用できます。 層の配置が決定されたら、次のステップは、最低のコストで最高の性能を達成するために、各誘電体層の厚さを選択することです。クロストークを最小限に抑えるためには、信号層とその平面パートナーの間の空間に対してSI目標を満たす最も薄いラミネートを選択することが望ましいです。これが完了すると、目標インピーダンスを達成するために必要なトレース幅が計算されます。その後、電力平面間のプリプレグの厚さが、絶縁破壊電圧要件を満たし、隣接する平面の空隙を十分に樹脂で満たすことができるように選択されます。これは通常、3ミル厚の単一ガラスプライで、約2.5ミルに圧縮されます。 図2.1の右側の例では、選択されるべき3つのプリプレグ層が残っています。これらは、スタックアップの中央にあるものと、外層のすぐ下にある2つです。（このスタックアップの外層は制御インピーダンス層として使用できないため、その下の平面上の高さは重要ではありません。）これら3つのスペースの厚さは、最終的な厚さに到達するために材料を追加するために使用でき、これら3つのエリアの厚さの変化はPCBの全体的な性能にほとんど影響を与えません。 記事を読む
チャネル動作マージンはそんなに悪くない チャネル動作マージンはそんなに悪くない 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア COMとは何か？ Channel Operating Margin（チャネル動作マージン）またはCOMは、よく理解されていない概念です。理解されていないため、多くの人々はそれが本当に何かを意味するのか疑っています。結局のところ、チャネル品質がデシベルで表される単一の数字でどうやって表せるのでしょうか？実は、COMはアイパターンを使用したチャネル検証技術の長い進化の最新の段階なのです。このブログでは、COMの進化をその起源まで遡り、悪名高いCOMメトリックに意味を与えます。 最初のチャネル動作マージン：アイパターン まずはアイパターンから始めましょう。アイパターンは、長いシリアルデータの流れを見る方法です。Keysight ADSやPyBERT [1] [2]が登場する前は、アイパターンはデジタルサンプリングオシロスコープやリアルタイムスコープで測定されていました。アイパターンウィンドウでは、y軸の単位は電圧で、x軸の単位は2つの単位間隔にわたる時間です。単位間隔、またはUIは、1ビットが通過するのに必要な時間です。したがって、2UIの時間内に、画面の中央に1ビットのデータを半ビットのマージンを両側に持たせて中央に配置できます。しかし、1ビットだけを見るのではなく、すべてのビットが一度に重なり合い、シリアルデータの全ストリームが画面上に表示されるまで重ねていきます。信号品質は、中央の穴の大きさで定量化されます。アイパターンがとても良好に見える場合、エンジニアが「そのアイを通してトラックを運転できる！」と言うことがあります。開口部を定量化する最も一般的な方法は、幅、高さ、または面積です。アイのDC点での交差はジッターであり、ジッターは通常、ヒストグラムを用いて統計的に測定されます。 図1. シリアルビットストリームの例。 早期のチャネル仕様、そして場合によっては受動部品の仕様では、合否判定基準としてアイマスクと呼ばれるものが使用されていました。アイマスクは通常、アイ幅とアイ高さによって定義されるダイヤモンド形の領域です。合格するアイは、アイマスク内に検出されたサンプルまたはヒットが限られた数しかありません。1と0のパターンは標準によって指定され、通常は疑似ランダムビットシーケンスまたはPRBSパターンです。基本的に、パターンを10Gb/s未満と10Gb/s以降の2つのカテゴリーに分けることができます。10Gb/s未満では、ほとんどのシステムで8b10bエンコーディングが使用され、PRBS 7が適切なパターンでした。IEEEが802.3baで10Gb/sを導入したとき、エンコーディングは64b66bスクランブラーに切り替わり、PRBS 31が主流になりました。今日でも112Gb/sで、PRBS 31、またはQPRBS 31が最も使用される標準パターンです。 統計的に言えば 測定されたアイパターンの後、StatEyeは受動チャネルを評価する次の方法であり、OIFによって広く使用されました。StatEyeの背後にある考え方はここで詳しく説明されています：[3] 簡単に言うと、StatEyeはシステムのパルス応答を使用してアイパターンを予測します。パルス応答とは、1-UIの正方形パルスで興奮させたシステムの時間領域応答であり、システムは等化を含む受動チャネルです。StatEyeで利用可能な等化技術には、FFE、CTLA、DFEがあります。システムの伝達関数はSパラメータから収集されます。チャネルSパラメータはシミュレートできるため、StatEyeは多くのチャネルと等化設定を試して、何が機能するかを見る効率的な方法です。その間、アイマスクは統計的に予測されたアイオープニングを使用しての合格/不合格基準です。 StatEyeとCOMの間のどこかで、ピーク歪み分析（PDA）がある程度一般的になりました。この方法は、HeckとHallによって「高速デジタル設計のための高度な信号完全性」[4]でよく文書化されています。要約すると、StatEyeと同じパルス応答を使用しますが、出力は単にいわゆる最悪のケースのアイ開口となります。PDAはデータをでっち上げないため、個人的に好きな理由です。自分で実装してみたところ、PDAは高い信頼性を持って最悪のケースのアイパターンを予測することがわかりました。しかし、PDAとStatEyeはチャネル内の送信機と受信機の影響を含まず、最適なイコライゼーション設定を手動で見つける必要があります。 記事を読む