ブラインドビアは、HDI PCBだけでなく、機械的なドリリングを使用し、薄い外層やビルドアップフィルム層がない標準的な構築にも使用されます。これらの設計は多くの異なるシステムで活用されており、私にとってこれは高速設計や、プレスフィットピンやねじ込みピンのための終端穴が必要なRF設計で最も一般的です。アプリケーションが何であれ、これらの穴の存在は、ドリル、メッキ、そしてPCBスタックアップに層をプレスするための複数の積層プロセスを要求します。
PCBを構築するために必要な積層回数は、従来のエッチングと機械的ドリリングプロセスを前提としている場合、価格の適切な代理指標です。ブラインドビア/バリードビアがPCB内でどのように使用されるかによって、積層回数は初期のカウントと一致しない場合があります。そのため、PCBスタックアップにブラインドビアとバリードビアを配置する前に、製造業者がPCBを構築するために代替のアプローチを取る可能性があることに注意してください。これは、総コストとルーティングエリアに影響を与える可能性があります。ブラインドビアとバリードビアの配置が積層サイクルの数にどのように影響するか、そして最終的に、構築に関連する処理ステップとコストの数にどのように影響するかを見ていきます。
PCB製造における各積層サイクルは、穴あけとめっきのステップを伴い、これによりPCBスタックアップ内にブラインド/バリードビアを形成することができます。ブラインド/バリードビアが設計に存在する場合、複数の積層ステップが使用され、エッチングされた各層のグループを結合して最終的なスタックアップを作成します。各積層サイクルは処理ステップを追加し、それによって設計のコストが増加します。ブラインドビアは多くの製品で絶対に必要ですが、処理ステップの順序に関するいくつかの簡単な考慮事項により、追加コストの一部を相殺し、製品を競争力のあるものに保つことができます。
通常、ブラインド/バリードビアが必要な層のスパンの数を数え、スタックアップの外側にある中心コアまたはキャッピング層に1サイクルを加え、必要な積層の総数を得ます。例えば、以下のスタックアップを考えてみましょう。これには、埋め込まれたプリントRF回路用のスルーホールビアとバリードビアがありますが、これについては別の記事でより詳しく説明しています。
この例では、2つの積層サイクルが必要な対称スタックアップがあります。1つは埋め込まれたバリードビア用、もう1つのサイクルは外側の2層用です。これは、ブラインド/バリードビアを形成するために必要な標準的な多重積層プロセスを示す簡単な例です。
ブラインドビアやバリードビアの使用により、標準的なHDIスタックアップで見られるような連続積層を使用するよりも、少ない積層回数や異なる処理方法が可能になる場合があります。標準的なHDIスタックアップで見られるような。これには以下のような例が含まれます:
連続積層の代わりに使用できる別のプロセスとして、特定のレイヤーでバックドリルアンドフィルを行うことがあります。これにより、1回以上の積層ステップが不要になる場合があります。バックドリルアンドフィルでは、必要なレイヤースパンを超えてブラインドビアまたはバリードビアを形成しますが、その後、製造業者がブラインド/バリードビアを所望の長さまでバックドリルします。これにより、ビアが所望のレイヤーで終了し、ドリルされた誘電体の残りの空間は非導電性エポキシで埋められます。埋められた領域は、ドリルされたレイヤーが銅平面レイヤーであるような場合に、メッキ処理されることもあります。
上記の例のいくつかでは、これがスタックアップの一部を製造するための好ましい方法である可能性があります。これは、1回以上の積層サイクルを省略できるためです。これらの例での処理ステップを少し予測することで、ブラインド/ビア埋め込みビアの使用計画をより良く立てることができ、PCB製造での積層ステップをいくつか省略できる可能性があります。
PCB製造は一般的に層の配置とそれに伴う積層での対称性を前提として進められます。しかし、ブラインド/ビア埋め込みビアを持つPCBスタックアップは、スタックアップで対称的な配置を使用しない場合があります。例えば、以下のようなビア埋め込みビアの場合、これは追加の積層を使用する代わりに、バックドリルアンドフィルが製造ソリューションとして評価される典型的なケースになります。
この例では、製造中に層スタックアップを対称に保つと、2つの可能なプロセスが発生します:
L6-L7バックドリルおよび充填プロセスでは、バックドリルがドリルの近傍のトレースを破壊する可能性があります。明らかに、これはブラインド/埋め込みビアを使用する主な利点を無効にします。その主な利点とは、レイヤースパンの外側のトレースからビアバレルとパッドを遠ざけることにより、いくらかのルーティングスペースを許可することです。したがって、バックドリルされた部分が銅プールまたはプレーンレイヤーを通過する場合にのみ、この方法が最適に機能します。プレーンレイヤーの場合、バックドリルは銅を切断しますが、必要な銅の再メッキはどこでも同じになるため、標準的なメッキを使用して銅を再形成できます。
さて、異なるレイヤースパンで互いにクロスするブラインド/埋め込みビアのケースを見てみましょう。このケースは最も興味深いもので、オフセット(非対称)配置のビアが含まれ、それらがPCBスタックアップ内で互いにクロスする場合もあります。これらのクロスするブラインド/埋め込みビアが必要な電気的な理由がいくつかあるかもしれませんが、創造的なレイヤー割り当てにより、いくつかのレイヤースパンでバックドリルおよび充填プロセスを許可できるかもしれません。
例えば、次のスタックアップを考えてみてください。これには、スタックアップ内で複数のブラインドビアが互いにクロスし、製造中に複数回のバックドリルおよび充填が行われる可能性があります。
このスタックアップのためのバックドリル・アンド・フィル製造プロセスでは、典型的な見方は、設計が3回の積層とドリル、メッキを伴うこと、その後、スルーホールビアのドリルとメッキが続くことです。しかし、混在する大きなビアと埋め込みビアは、実際には以下のように進行するかもしれません:
特定のレイヤースパンを持つ専用のブラインドビアが必要な理由があるかもしれませんが、そのスパンが異なるレイヤースパンを横切る場合でもです。上述した使用例の一つは、組み込みRF回路のケースであり、もう一つは厚いPCBスタックアップを持つプレスフィットピンのケースです。別の使用例は、高速コネクタのトランジションにおけるピン挿入のバックドリルを排除することです。使用例が何であれ、すべての交差するブラインド/埋め込みビアはコストを増加させるため、どのクロスオーバーを統合できるかに焦点を当て、これらのトランジションを中心に重要な信号のフロアプランを考えることが重要です。
ハイブリッドスタックアップは、PCBスタックアップが異なる材料セットの混合を使用する設計です。最も一般的なのは、RF+デジタル設計にPTFEと標準のFR4材料を使用することです(これについては他の記事で詳しく説明していますが)、もちろん他の材料セットも混合できます。これらのスタックアップにブラインド/埋め込みビアが含まれる場合、予想通り複数の積層が必要になります。
ハイブリッドスタックアップの問題点は、個々のハイブリッド積層を最初にラミネートしてからスタックアップ/メッキしてスルーホールを形成するか、それとも各ハイブリッド層を個別に配置してドリル/メッキして最終的なビアを形成するかです。例えば、以下に示されたハイブリッドスタックアップのための材料グルーピングを見てみましょう。
これにより、バックドリルアンドフィルが適用される可能性のある2つの領域が見えます:
外側のハイブリッド材料セットでは、外側の小さな埋め込みビアを形成するためにバックドリルアンドフィルを行うことはあまり意味がありません。内側のビアについては、重なるブラインドビアが1層だけずれているため、より意味があるかもしれません。この場合、バックドリルされた層の範囲がプレーン層を含むか、トレースがなくクリアされている限り、バックドリルアンドフィルは積層の1つを排除するでしょう。
Cap-coreスタックアップは、外層にプレーンを配置し、内部の信号層で信号トレースをルーティングするために埋め込みビアを使用します。スルーホールは、他の層のコンポーネントに到達するためや、外部プレーンを縫い合わせるために使用されます。最も単純な例は、4層PCBで、2つの内部層が信号用に使用され、埋め込みビアでルーティングされます。層数が多い場合、外側のキャップ層は最終的な積層前にスルーホールの穿孔とめっきが必要になりますが、内層は逐次積層の代わりにバックドリルアンドフィルプロセスを使用できます。これは下記のcap-coreスタックアップで示されています。
バックドリル・アンド・フィルが適用される場合には、複数のオプションがあります。長い/短い埋め込みビアの間の領域(L3-L4およびL7-L8)、L4-L7層間の外側、またはキャップ層間(L1-L2およびL9-L10)での使用が考えられます。外層にプレーンを使用するため、キャップ層間はキャップ・コア積層構造で最も意味がありますが、バックドリルがコンポーネントのパッドに達しない限りにおいてのみです。そのため、片面PCBでのみ使用される可能性があります。内層間も候補であり、特にこの10層キャップ・コア積層構造では、積層構造の内部に追加のプレーン層を含むことができます。
バックドリル後にめっきが使用される場合、再めっきされた層のめっき領域には通常、約1ミルのくぼみができます。バックドリル・アンド・フィルが適用される場合、通常は機械的にドリルされた盲孔/埋め込みビアに使用され、これらは厚い誘電体を占めます。したがって、ほとんどの実用的な場合において、残されたくぼみは誘電体層の自然な厚さの変動に影響を与えないでしょう。
バックドリリングを排除することを目的としたPCBビア設計にバックドリリングを取り入れることは矛盾しているように思えるかもしれませんが、慎重かつ目的を持ったバックドリリングの使用は、大きなコスト削減につながることを示しています。少しの予測をすることで、このプロセスを利用し、製造においてそれを指定することさえできるかもしれません。
信頼性の高い電力エレクトロニクスや先進的なデジタルシステムを構築する必要がある場合でも、Altium Designer®の完全なPCB設計機能セットと世界クラスのCADツールを使用してください。今日のクロスディシプリナリーな環境でのコラボレーションを実装するために、革新的な企業はAltium 365™プラットフォームを使用して設計データを簡単に共有し、プロジェクトを製造に移行しています。
Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今日からAltium Designer + Altium 365の無料トライアルを始めてください。